[發明專利]一種半導體結構的制作方法

有效

• 申請號: 202210076893.2
• 申請日: 2022-01-24
• 公開（公告）號: CN114093806B
• 公開（公告）日: 2022-04-19
• 發明（設計）人: 朱瑤
• 申請（專利權）人: 晶芯成（北京）科技有限公司;合肥晶合集成電路股份有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 王積毅

本發明公開了一種半導體結構的制作方法，包括：提供一襯底；在所述襯底上形成第一類型淺溝槽和第二類型淺溝槽，且所述第一類型淺溝槽的開口面積大于所述第二類型淺溝槽的開口面積；在所述第一類型淺溝槽和所述第二類型淺溝槽內形成第一襯層；在所述第二類型淺溝槽內形成第二襯層，且所述第二襯層設置在所述第一襯層上；以及在所述第一類型淺溝槽和所述第二類型淺溝槽內沉積隔離介質。通過本發明提供的一種半導體結構的制作方法，可提高半導體結構的性能。

技術領域

本發明屬于半導體技術領域，特別涉及一種半導體結構的制作方法。

背景技術

淺溝槽隔離結構(Shallow Trench Isolation，STI)是集成電路中重要的結構，其可防止相鄰的半導體器件之間的電流泄漏，以及發揮其他電學性能的作用。在導體工藝中，有些器件包括不同的功能區，其對淺溝槽隔離結構的寬度要求不同，需要在芯片不同區域形成不同寬度的淺溝槽隔離結構，但寬度較大的淺溝槽在沉積隔離介質是沉積速度較慢，造成在形成淺溝槽隔離結構過程中，易出現凹陷，導致半導體器件良率下降。因此，提高淺溝槽隔離結構的質量，簡化工藝流程是亟需解決的問題。

發明內容

本發明的目的在于提供一種半導體結構的制作方法，通過本發明提供的一種半導體結構的制作方法，可以提高淺溝槽隔離結構的制造質量，以提高半導體器件的性能。

為解決上述技術問題，本發明是通過以下技術方案實現的：

本發明提供一種半導體結構的制作方法，其至少包括：

提供一襯底；

在所述襯底上形成第一類型淺溝槽和第二類型淺溝槽，且所述第一類型淺溝槽的開口面積大于所述第二類型淺溝槽的開口面積；

在所述第一類型淺溝槽和所述第二類型淺溝槽內形成第一襯層；

在所述第二類型淺溝槽內形成第二襯層，且所述第二襯層設置在所述第一襯層上；以及

在所述第一類型淺溝槽和所述第二類型淺溝槽內沉積隔離介質。

在本發明一實施例中，所述第一類型淺溝槽與所述第二類型淺溝槽內所述隔離介質的沉積速率比為1.1:1~2:1。

在本發明一實施例中，所述第一襯層覆蓋所述半導體襯底、所述第一類型淺溝槽和所述第二類型淺溝槽。

在本發明一實施例中，所述第一襯層為氧化硅，且所述第一襯層的厚度為5~20nm。

在本發明一實施例中，述第一襯層的形成包括以下步驟：

將帶有所述第一類型淺溝槽和所述第二類型淺溝槽的所述襯底放入爐管中；以及

向所述爐管中通入干燥的氧氣，以形成所述第一襯層。

在本發明一實施例中，所述第二襯層為氮化硅，且所述第二襯層的厚度為5~20nm。

在本發明一實施例中，所述第二襯層的形成包括以下步驟：

將帶有所述第一襯層的所述襯底放入爐管中；

在所述第一襯層上形成所述第二襯層；

圖案化所述第二襯層：以及

去除所述第一類型淺溝槽內的所述第二襯層，以在所述第二類型淺溝槽內的形成所述第二襯層。

在本發明一實施例中，所述隔離介質的形成包括以下步驟：

將形成所述第二襯層的所述襯底放入反應室中；以及

向所述反應室內通入臭氧和四乙氧基硅烷的混合氣體，以形成所述隔離介質。

在本發明一實施例中，所述臭氧的流量為16000~27000sccm。