[發明專利]多核處理器共享并行總線的方法

有效

• 申請號: 202210062512.5
• 申請日: 2022-01-19
• 公開（公告）號: CN114564420B
• 公開（公告）日: 2023-08-18
• 發明（設計）人: 邵龍;韓永青;高逸龍;朱道山;蔣凱;何斌;李小林
• 申請（專利權）人: 中國電子科技集團公司第十研究所
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F15/17
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 房云

本發明公開的一種多核處理器共享并行總線的方法，能保證多核處理器每個核上的功能應用都能及時獲得總線訪問權。本發明通過下述技術方案下述：多核處理器每個核對應一個總線操作緩沖隊列；每個核發起的總線操作打包成總線操作描述符，然后再放入該核對應的總線操作緩沖隊列；來自多核處理器n核的總線操作緩沖隊列通過順次串聯的總線操作調度器和總線操作執行器，基于總線操作描述符、總線操作緩沖隊列，實現并行總線的虛擬，為每個核虛擬一個并行總線；總線操作調度器采用公平隊列算法，解析總線操作描述符后交給總線操作執行器，等待總線操作執行器執行完成后，再從下一個總線操作緩沖隊列中取總線操作描述符，并將返回值置為同步操作完成標識。

技術領域

本發明涉及嵌入式領域一種多核處理器共享并行總線的方法。

背景技術

為了解決計算能力需求與功耗增加之間的日益突出的矛盾，近幾年，主流處理器廠家改變了原本主要通過提升頻率來提高性能的方法，處理器設計正在向增加處理核數量的方向發展，多核處理器以較低的功耗提供了更強的計算處理能力。多核處理器指的是在一個芯片上集成了多個計算核心的處理器，相比于單核，多核處理器優勢明顯：多核處理器每個核心工作在較低的頻率上，在通過并行運行來提高整體性能的同時有效的解決了散熱問題；同一芯片上的多個核心互聯線路極短，有利于降低通信延遲，提高數據傳送帶寬；多核處理器有利于指令級并行和線程級并行，充分挖掘程序潛在的并行性。目前，常見的嵌入式多核處理都帶有并行總線接口，用于擴展存儲器及其他外設，例如：DSP的EMIF、PowerPC的LOCALBUS、ARM的AXI。在綜合化系統中，為了小型化和低功耗，需要在多核處理器的不同核上部署不同的功能應用，每個功能應用都需要訪問處理器自帶的并行總線。但現有解決方案都是針對基于包交互的高速總線的情況，鮮有多核共享并行總線的解決方案。

發明內容

本發明針對現有技術存在問題和不足之處，其的目的在于提供一種能夠保證多核處理器每個核上的功能應用都能及時的獲得總線訪問權，具有確定性時延保障，基于最小訪問顆粒度的多核處理器公平共享并行總線的方法。

為達到以上目的，本發明提供的一種多核處理器共享并行總線的方法，具有如下技術特征：基于最小訪問顆粒度的多核處理器每個核對應一個總線操作緩沖隊列，同一核的讀、寫、同步寫等操作放入同一總線操作緩沖隊列；每個核發起的總線操作先打包成總線操作描述符，然后再放入該核對應的總線操作緩沖隊列，如果是同步寫或者讀操作，則等待操作完成即總線操作執行器將返回地址值為同步操作完成標識valid后返回，如果是寫操作，則直接返回；來自多核處理器的核0、核1…核n的總線操作緩沖隊列通過順次串聯的總線操作調度器和總線操作執行器，基于總線操作描述符、總線操作緩沖隊列，實現并行總線的虛擬，為每個核虛擬一個并行總線；總線操作調度器采用公平隊列算法，每次從一個總線操作緩沖隊列中取出一個總線操作描述符交給總線操作執行器，等待總線操作執行器執行完成后，再從下一個總線操作緩沖隊列中取總線操作描述符；總線操作執行器解析總線操作描述符，根據解析出的操作碼確定同步寫操作、寫操作和讀操作，如果操作碼是同步寫，則直接調用總線驅動器，將寫操作值寫入總線地址對應的空間，并將返回值置為同步操作完成標識valid，如果操作碼是寫，則直接調用總線驅動器，將寫操作值寫入總線地址對應的空間，如果操作碼是讀，則直接調用總線驅動器，將總線地址對應的空間的值讀取出來后，寫入讀操作地址對應空間，并將返回值置為同步操作完成標識valid。

本發明相比于現有技術具有如下有益效果：

本發明采用數量為多核處理器核數的總線操作緩沖隊列，每個核對應一個總線操作緩沖隊列，通過總線操作調度器相連的總線操作執行器，基于總線操作描述符、總線操作緩沖隊列、總線操作調度器和總線操作執行器實現并行總線的虛擬，為每個核虛擬一個并行總線，提供了一種能夠保證多核處理器每個核上的功能應用都能及時的獲得總線訪問權的多核處理器共享并行總線的方法。