[發(fā)明專利]一種高速數(shù)據(jù)處理系統(tǒng)及高速數(shù)據(jù)處理方法

在審

• 申請?zhí)枺?/td>: 202210039389.5
• 申請日: 2022-01-13
• 公開（公告）號: CN114281725A
• 公開（公告）日: 2022-04-05
• 發(fā)明（設(shè)計）人: 王忠亮
• 申請（專利權(quán)）人: 新核科技（廣州）有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F13/40;G06F13/42
• 代理公司: 成都頂峰專利事務(wù)所(普通合伙) 51224
• 代理人: 陳秋霞

1.一種高速數(shù)據(jù)處理系統(tǒng)，其特征在于：包括依次連接的高速接口、DDR控制單元、文件系統(tǒng)協(xié)議層和傳輸協(xié)議層，所述高速接口用于接收高速數(shù)據(jù)并將所述高速數(shù)據(jù)輸入DDR控制單元，所述DDR控制單元用于在接收到高速數(shù)據(jù)后將所述高速數(shù)據(jù)緩存至DDR內(nèi)存，所述DDR控制單元還用于依次通過文件系統(tǒng)協(xié)議層和傳輸協(xié)議層將緩存至DDR內(nèi)存中的高速數(shù)據(jù)存儲至固態(tài)硬盤，所述文件系統(tǒng)協(xié)議層連接有網(wǎng)口，用于實現(xiàn)固態(tài)硬盤與用戶終端之間的通信。

2.根據(jù)權(quán)利要求1所述的一種高速數(shù)據(jù)處理系統(tǒng)，其特征在于：所述高速數(shù)據(jù)處理系統(tǒng)還包括信號調(diào)理單元，所述信號調(diào)理單元的輸出端與高速接口的輸入端連接，所述信號調(diào)理單元用于接收高速模擬數(shù)據(jù)，并將接收的高速模擬數(shù)據(jù)轉(zhuǎn)換為高速數(shù)字?jǐn)?shù)據(jù)，然后將高速數(shù)字?jǐn)?shù)據(jù)輸送至高速接口。

3.根據(jù)權(quán)利要求1所述的一種高速數(shù)據(jù)處理系統(tǒng)，其特征在于：所述高速數(shù)據(jù)處理系統(tǒng)還包括預(yù)處理單元，所述高速接口的輸出端通過預(yù)處理單元與DDR控制單元連接，所述預(yù)處理單元用于接收由高速接口輸入的高速數(shù)據(jù)，并對接收的高速數(shù)據(jù)進(jìn)行預(yù)處理，然后將預(yù)處理后的高速數(shù)據(jù)輸送至DDR控制單元。

4.根據(jù)權(quán)利要求3所述的一種高速數(shù)據(jù)處理系統(tǒng)，其特征在于：所述預(yù)處理單元包括與高速接口的輸出端連接的信道分配模塊、與信道分配模塊的輸出端連接的多個抽取濾波模塊以及與多個抽取濾波模塊的輸出端連接的信道編號模塊，所述信道編號模塊的輸出端與DDR控制單元連接；所述信道分配模塊用于接收由高速接口輸入的高速數(shù)據(jù)，并對接收的高速數(shù)據(jù)進(jìn)行信道分配，得到多路信道數(shù)據(jù)；多個所述抽取濾波模塊用于對多路信道數(shù)據(jù)分別進(jìn)行抽取濾波處理，得到多路降速后數(shù)據(jù)；所述信道編號模塊，用于對多路降速后數(shù)據(jù)進(jìn)行編號，得到多路編號后數(shù)據(jù)，然后將多路編號后數(shù)據(jù)輸送至DDR控制單元。

5.根據(jù)權(quán)利要求1所述的一種高速數(shù)據(jù)處理系統(tǒng)，其特征在于：所述傳輸協(xié)議層包括NVMe協(xié)議層和PCIe協(xié)議層，所述DDR控制單元通過文件系統(tǒng)協(xié)議層依次與NVMe協(xié)議層和PCIe協(xié)議層連接。

6.根據(jù)權(quán)利要求1所述的一種高速數(shù)據(jù)處理系統(tǒng)，其特征在于：所述DDR控制單元包括數(shù)據(jù)分段控制模塊、輸入數(shù)據(jù)選擇控制模塊、第一緩存模塊、第二緩存模塊、寫數(shù)據(jù)生成模塊、寫基地址生成模塊、讀基地址生成模塊、讀寫狀態(tài)機(jī)、讀寫命令生成模塊和DDR IP核，所述數(shù)據(jù)分段控制模塊的輸入端與高速接口的輸出端連接，所述數(shù)據(jù)分段控制模塊的輸出端通過輸入數(shù)據(jù)選擇控制模塊分別與第一緩存模塊、第二緩存模塊、寫基地址生成模塊、讀基地址生成模塊和讀寫狀態(tài)機(jī)連接，所述第一緩存模塊和第二緩存模塊的輸出端均連接寫數(shù)據(jù)生成模塊，所述寫數(shù)據(jù)生成模塊與DDR IP核連接，所述讀寫狀態(tài)機(jī)、寫基地址生成模塊和讀基地址生成模塊的輸出端均與讀寫命令生成模塊連接，所述讀寫命令生成模塊的輸出端與DDRIP核連接，所述DDRIP核的輸出端分別與DDR內(nèi)存和文件系統(tǒng)協(xié)議層連接。

7.根據(jù)權(quán)利要求1所述的一種高速數(shù)據(jù)處理系統(tǒng)，其特征在于：所述文件系統(tǒng)協(xié)議層包括文件系統(tǒng)總控、文件系統(tǒng)格式化模塊、高速數(shù)據(jù)采集存儲模塊、文件管理模塊、MUX和文件查看模塊，所述文件系統(tǒng)總控與網(wǎng)口連接，所述文件系統(tǒng)總控還分別通過文件系統(tǒng)格式化模塊、高速數(shù)據(jù)采集存儲模塊和文件管理模塊與MUX連接，所述MUX與傳輸協(xié)議層連接，所述文件系統(tǒng)總控和傳輸協(xié)議層均與文件查看模塊的輸入端連接，所述文件查看模塊的輸出端與網(wǎng)口連接。

8.根據(jù)權(quán)利要求7所述的一種高速數(shù)據(jù)處理系統(tǒng)，其特征在于：所述文件系統(tǒng)協(xié)議層還包括數(shù)據(jù)存儲開關(guān)，所述數(shù)據(jù)存儲開關(guān)的輸入端與DDR控制單元連接，所述數(shù)據(jù)存儲開關(guān)的輸出端通過高速數(shù)據(jù)采集存儲模塊與MUX連接，所述數(shù)據(jù)存儲開關(guān)的受控端與文件系統(tǒng)總控連接。

9.一種高速數(shù)據(jù)處理方法，其特征在于：基于如權(quán)利要求1至8中任一項所述的高速數(shù)據(jù)處理系統(tǒng)實現(xiàn)；所述高速數(shù)據(jù)處理方法包括：

所述高速接口接收高速數(shù)據(jù)并將所述高速數(shù)據(jù)輸入DDR控制單元；

所述DDR控制單元在接收到高速數(shù)據(jù)后，將所述高速數(shù)據(jù)緩存至DDR內(nèi)存，所述DDR控制單元還依次通過文件系統(tǒng)協(xié)議層和傳輸協(xié)議層將緩存至DDR內(nèi)存中的高速數(shù)據(jù)存儲至固態(tài)硬盤；

所述文件系統(tǒng)協(xié)議層通過網(wǎng)口與用戶終端之間通信。