[發明專利]一種芯片封裝電磁建模系統、方法和裝置

有效

• 申請號: 202210036350.8
• 申請日: 2022-01-13
• 公開（公告）號: CN114547854B
• 公開（公告）日: 2023-03-31
• 發明（設計）人: 蔣歷國;凌峰;鐘章民;代文亮
• 申請（專利權）人: 芯和半導體科技（上海）股份有限公司
• 主分類號: G06F30/20
• 分類號: G06F30/20
• 代理公司: 上海樂泓專利代理事務所(普通合伙) 31385
• 代理人: 蘇杰

本發明適用于芯片封裝技術領域，提供了一種芯片封裝電磁建模系統、方法和裝置。一種芯片封裝電磁建模系統，所述的芯片封裝電磁建模系統包括設計模塊和仿真模塊：所述設計模塊完成芯片布局，建構芯片封裝并根據所述芯片封裝的仿真結果優化改進所述芯片封裝，得到合格芯片封裝；所述仿真模塊在所述設計模塊的設計環境中對所述芯片封裝進行仿真模擬，將所述仿真結果傳遞給所述設計模塊。本發明通過在設計模塊中進行仿真模擬，統一設計環境和仿真環境的數據，實現仿真工具和設計工具交互，避免了繁瑣的數據交換過程，減少了人力和時間資源消耗；根據仿真結果優化芯片封裝，提高芯片設置的合理性。

技術領域

本發明屬于芯片產品先進封裝技術領域，尤其涉及一種芯片封裝電磁建模系統、方法和裝置。

背景技術

隨著人工智能、5G、數據中心的不斷發展，海量數據的源源不斷的產生，傳統架構的中央處理器（CPU，central processing unit）已經不能滿足HPC（高性能計算，HighPerformance Computing）的要求。以異構集成（Heterogeneous Integration）為代表的先進封裝技術是后摩爾時代的一項先進技術，給實現更高的算力提供了可能。在FPGA（現場可編程門陣列，Field Programmable Gate Array）、GPU（圖形處理器，graphics processingunit）、CPU領域，異構集成技術被廣泛采用，典型的例子包括AMD（美國超威半導體公司，Advanced Micro Devices）的Fiji GPU和英偉達的Pascal GPU，一個GPU通過硅轉接板連接周圍的四個HBM（高帶寬存儲器，High Bandwidth Memory）。

2.5D（2.5 dimensions）與3DIC（三維集成電路，three dimensional integratedcircuit）先進封裝就是把原來需要封裝基板進行芯片間互連的功能采用硅基版或者芯片堆疊通過TSV（硅通孔技術，through silicon via）來進行互連。2.5D與3DIC其中最大的一個優勢是異構集成中的異構，它實際上對應的是以前的單片集成。單片集成做成異構的最大的一個好處就是非常靈活，可以用不同的工藝節點實現混搭；另外一個好處就是直接連接兩個靠近的Die（晶片），布線密度做在硅載板上比在封裝上可以大很多，芯片的尺寸可以做的很小，獲得更好的信號性能和熱性能等。

這對電磁場建模方案提出了新的挑戰?，F有的先進封裝電磁場建模方案獨立于芯片設計流程之外。在芯片設計完之后，通過數據交換提供給電磁場仿真工具，電磁場仿真工具對互連進行建模。這種方案需要頻繁交換數據，費時費力。

發明內容

本發明實施例的目的在于提供一種芯片封裝電磁建模系統，旨在提高芯片設計和仿真模擬的數據交換的效率。

本發明實施例是這樣實現的，一種芯片封裝電磁建模系統，所述的芯片封裝電磁建模系統包括設計模塊和仿真模塊：

所述設計模塊完成芯片布局，建構芯片封裝并根據所述芯片封裝的仿真結果優化改進所述芯片封裝，得到合格芯片封裝；

所述仿真模塊在所述設計模塊的設計環境中對所述芯片封裝進行仿真模擬，將所述仿真結果傳遞給所述設計模塊。

本發明實施例的另一目的在于一種芯片封裝電磁建模方法，所述的芯片封裝電磁建模方法包括：

獲取芯片封裝的設計參數，通過設計模塊完成芯片布局并建構第一芯片封裝；

在所述設計模塊的設計環境中對所述第一芯片封裝進行仿真模擬，得到仿真結果；

根據所述仿真結果，優化改進所述芯片封裝，并通過驗證子模塊的時域驗證和物理驗證，得到合格芯片封裝。

本發明實施例的另一目的在于一種芯片封裝電磁建模裝置，所述芯片封裝電磁建模裝置包括設計模塊和仿真模塊：