[發明專利]一種基于異構多芯光纖的硅光模塊

在審

• 申請號: 202210032877.3
• 申請日: 2022-01-12
• 公開（公告）號: CN114384653A
• 公開（公告）日: 2022-04-22
• 發明（設計）人: 王健;梁益澤;沈一春;揭水平;譚祖煒;張偉;符小東
• 申請（專利權）人: 中天寬帶技術有限公司;華中科技大學;中天通信技術有限公司;江蘇中天科技股份有限公司
• 主分類號: G02B6/42
• 分類號: G02B6/42;G02B6/02
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 周婷婷

本發明公開了一種基于異構多芯光纖的硅光模塊，其中，包括：硅光芯片；異構多芯光纖，其中，異構多芯光纖被設置為連接在硅光芯片的出光口和另一個硅光模塊的光口之間，異構多芯光纖中相鄰的不同纖芯的折射率不同和/或尺寸不同。采用上述技術方案，解決了相關技術中纖芯間串擾較高的問題。

技術領域

本發明涉及光纖通信技術領域，具體而言，涉及一種基于異構多芯光纖的硅光模塊。

背景技術

隨著數據傳輸及云計算等業務需求的快速增長，具有高效服務器間協同以及數據處理能力的數據中心，承載著高速增長的信息總量和信息密度需求。因此，作為數據中心內部光互連和光交換的核心功能器件，高速光模塊也必然面臨從低速率到高速率的更新換代。而目前高速率的光模塊中不局限于單路的信號傳輸，這對光模塊的整體設計和封裝提出了新的挑戰。

為了解決該問題，相關技術中通過單模光纖陣列或普通單模多芯光纖內部信號多路并行的方案來構建硅光模塊，將不同路信號在不同光纖中傳輸以達到信號分隔的目的。但需要注意的是，傳統硅光模塊方案中硅光芯片出光口通常為并排陣列排布，當硅光芯片出光口陣列間距設置較小時，按照同樣間距來排布纖芯可能會導致纖芯間串擾過高的問題，從而無法保證硅光模塊內部多路信號的質量。但較小的光口間距又是提升硅光芯片集成度的必然選擇，因此這是多芯光纖硅光模塊方案中必須面對的問題。

針對上述問題，目前尚未提出有效的解決方案。

發明內容

本發明實施例提供了一種基于異構多芯光纖的硅光模塊，以至少解決現有技術中纖芯間串擾過高的問題。

根據本發明實施例的一方面，提供了一種基于異構多芯光纖的硅光模塊，包括：硅光芯片；異構多芯光纖，其中，異構多芯光纖被設置為連接在硅光芯片的出光口和另一個硅光模塊的光口之間，異構多芯光纖中相鄰的不同纖芯的折射率不同和/或尺寸不同。

可選地，上述硅光模塊包括：異構多芯光纖中包括折射率為第一值的第一組纖芯和折射率為第二值的第二組纖芯，第一組纖芯和第二組纖芯沿異構多芯光纖的包層的軸向交替分布，其中，第一值與第二值不同，第一組纖芯與第二組纖芯中的纖芯的尺寸均為相同的第一預設值；或者異構多芯光纖中包括尺寸為第三值的第一組纖芯和尺寸為第四值的第二組纖芯，第一組纖芯和第二組纖芯沿異構多芯光纖的包層的軸向交替分布，其中，第三值與第四值不同，第一組纖芯與第二組纖芯中的纖芯的折射率均為相同的第二預設值；或者異構多芯光纖中包括折射率為第一值且尺寸為第三值的第一組纖芯和折射率為第二值且尺寸為第四值的第二組纖芯，第一組纖芯和第二組纖芯沿異構多芯光纖的包層的軸向交替分布，其中，第一值與第二值不同，第三值與第四值不同。

可選地，上述硅光模塊包括：在異構多芯光纖中包括折射率為第一值的第一組纖芯和折射率為第二值的第二組纖芯的情況下，相鄰的不同纖芯之間的串擾參數是根據第一值和第二值確定的串擾參數，串擾參數小于或等于按照預設速率傳輸信號所需的閾值；或者在異構多芯光纖中包括尺寸為第三值的第一組纖芯和尺寸為第四值的第二組纖芯的情況下，相鄰的不同纖芯之間的串擾參數是根據第三值和第四值確定的串擾參數，串擾參數小于或等于按照預設速率傳輸信號所需的閾值；或者在異構多芯光纖中包括折射率為第一值且尺寸為第三值的第一組纖芯和折射率為第二值且尺寸為第四值的第二組纖芯的情況下，相鄰的不同纖芯之間的串擾參數是根據第一值、第二值、第三值和第四值確定的串擾參數，串擾參數小于或等于按照預設速率傳輸信號所需的閾值。

可選地，上述相鄰的不同纖芯的材料為摻雜了不同濃度第一材料的第二材料。

可選地，上述硅光模塊還包括：相鄰的不同纖芯的材料為摻雜了不同濃度氧化鍺的二氧化硅。

可選地，上述硅光模塊還包括：異構多芯光纖的一端與硅光芯片的光口陣列耦合封裝，異構多芯光纖的另一端被設置為與另一個硅光模塊的光口連接。