[發(fā)明專利]半導(dǎo)體器件和方法

在審

• 申請?zhí)枺?/td>: 202210021210.3
• 申請日: 2022-01-10
• 公開（公告）號: CN114520192A
• 公開（公告）日: 2022-05-20
• 發(fā)明（設(shè)計(jì)）人: 吳錫榮;余晟輔;蕭茹雄;盧穎新
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 北京東方億思知識產(chǎn)權(quán)代理有限責(zé)任公司 11258
• 代理人: 桑敏

本申請?zhí)峁┝税雽?dǎo)體器件和方法。實(shí)施例包括一種半導(dǎo)體器件，該半導(dǎo)體器件包括從襯底延伸的多個鰭結(jié)構(gòu)，多個鰭結(jié)構(gòu)具有多個第一鰭結(jié)構(gòu)和多個第二鰭結(jié)構(gòu)。半導(dǎo)體器件還包括位于襯底上并且被布置在多個鰭結(jié)構(gòu)之間的多個隔離區(qū)域。該器件還包括位于多個隔離區(qū)域上的多個柵極結(jié)構(gòu)。該器件還包括位于多個第一鰭結(jié)構(gòu)上的多個外延結(jié)構(gòu)。該器件還包括位于多個外延結(jié)構(gòu)上的多個接觸件結(jié)構(gòu)，其中多個第一鰭結(jié)構(gòu)、多個柵極結(jié)構(gòu)、多個外延結(jié)構(gòu)和多個接觸件結(jié)構(gòu)是一個或多個諧振器的元件。

技術(shù)領(lǐng)域

本公開總體涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地涉及半導(dǎo)體器件和方法。

背景技術(shù)

半導(dǎo)體器件用于各種電子應(yīng)用(例如，個人計(jì)算機(jī)、手機(jī)、數(shù)碼相機(jī)和其他電子設(shè)備)中。半導(dǎo)體器件通常通過以下步驟來制造：在半導(dǎo)體襯底上方順序地沉積絕緣或電介質(zhì)材料層、導(dǎo)電材料層和半導(dǎo)體材料層，并使用光刻對各種材料層進(jìn)行圖案化以在其上形成電路元件和組件。

半導(dǎo)體工業(yè)通過不斷減小最小特征尺寸來不斷提高各種電子元件(例如，晶體管、二極管、電阻器、電容器等)的集成密度，這允許將更多元件集成到給定區(qū)域中。

發(fā)明內(nèi)容

根據(jù)本申請的一方面，提供一種半導(dǎo)體器件，包括：從襯底延伸的多個鰭結(jié)構(gòu)，所述多個鰭結(jié)構(gòu)具有多個第一鰭結(jié)構(gòu)和多個第二鰭結(jié)構(gòu)；多個隔離區(qū)域，位于所述襯底上并且被布置在所述多個鰭結(jié)構(gòu)之間；多個柵極結(jié)構(gòu)，位于所述多個隔離區(qū)域上；多個外延結(jié)構(gòu)，位于所述多個第一鰭結(jié)構(gòu)上；以及多個接觸件結(jié)構(gòu)，位于所述多個外延結(jié)構(gòu)上，其中所述多個第一鰭結(jié)構(gòu)、所述多個柵極結(jié)構(gòu)、所述多個外延結(jié)構(gòu)和所述多個接觸件結(jié)構(gòu)是一個或多個諧振器的元件。

根據(jù)本申請的另一方面，提供一種半導(dǎo)體器件，包括：襯底，具有第一表面和第二表面；隔離結(jié)構(gòu)，位于所述襯底的所述第一表面上方；多個柵極結(jié)構(gòu)，位于所述隔離結(jié)構(gòu)上方；諧振器，包括多個第一鰭結(jié)構(gòu)、至少一個外延結(jié)構(gòu)和接觸件結(jié)構(gòu)，所述多個第一鰭結(jié)構(gòu)位于所述襯底的所述第一表面上，所述至少一個外延結(jié)構(gòu)位于所述第一鰭結(jié)構(gòu)上，所述接觸件結(jié)構(gòu)位于所述至少一個外延結(jié)構(gòu)上；以及至少一個第二鰭結(jié)構(gòu)，位于所述襯底的所述第一表面上，并且所述至少一個第二鰭結(jié)構(gòu)被布置在所述多個第一鰭結(jié)構(gòu)中的兩個第一鰭結(jié)構(gòu)之間，所述至少一個第二鰭結(jié)構(gòu)沒有外延結(jié)構(gòu)。

根據(jù)本申請的另一方面，提供一種制備半導(dǎo)體器件的方法，包括：形成從襯底延伸的多個鰭結(jié)構(gòu)，所述鰭結(jié)構(gòu)具有多個第一鰭結(jié)構(gòu)和多個第二鰭結(jié)構(gòu)；形成多個隔離區(qū)域，所述多個隔離區(qū)域位于所述襯底上并且被布置在所述多個鰭結(jié)構(gòu)之間；在所述多個隔離區(qū)域上形成多個柵極結(jié)構(gòu)；在所述多個第一鰭結(jié)構(gòu)上生長多個外延結(jié)構(gòu)，所述多個第二鰭結(jié)構(gòu)沒有外延結(jié)構(gòu)；以及在所述多個外延結(jié)構(gòu)上形成多個接觸件結(jié)構(gòu)，其中所述多個第一鰭結(jié)構(gòu)、所述多個柵極結(jié)構(gòu)、所述多個外延結(jié)構(gòu)和所述多個接觸件結(jié)構(gòu)是一個或多個諧振器的元件。

附圖說明

當(dāng)結(jié)合附圖閱讀下面的具體實(shí)施方式時，得以從下面的具體實(shí)施方式中最佳地理解本公開的各方面。要注意的是，根據(jù)行業(yè)的標(biāo)準(zhǔn)做法，各種特征不是按比例繪制的。事實(shí)上，為了討論的清楚起見，各種特征的尺寸可能被任意增大或減小。

圖1以三維視圖圖示了根據(jù)一些實(shí)施例的FinFET的示例。

圖2、圖3A、圖3B、圖4、圖5、圖6、圖7、圖8A、圖8B、圖9A、圖9B、圖10A、圖10B、圖10C、圖10D、圖10E、圖11A、圖11B、圖12A、圖12B、圖13A、圖13B、圖14A、圖14B、圖14C、圖15A、圖15B、圖16A、圖16B、圖17是根據(jù)一些實(shí)施例的FinFET的制造中的中間階段的橫截面圖。

圖18A、圖18B、圖18C、圖19A、圖19B、圖20A、圖20B、圖21A、圖21B、圖22、圖23、圖24和圖25圖示了根據(jù)一些實(shí)施例的半導(dǎo)體器件的各種配置的頂視圖和橫截面圖。

圖26和圖27圖示了根據(jù)一些實(shí)施例的半導(dǎo)體器件的各種配置的頂視圖。

具體實(shí)施方式