[發明專利]半導體器件及其制造方法

在審

• 申請號: 202180004493.4
• 申請日: 2021-08-11
• 公開（公告）號: CN114270533A
• 公開（公告）日: 2022-04-01
• 發明（設計）人: 趙起越;石瑜
• 申請（專利權）人: 英諾賽科（蘇州）科技有限公司
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L29/40;H01L21/335
• 代理公司: 深圳宜保知識產權代理事務所(普通合伙) 44588
• 代理人: 王琴;曹玉存

1.一種半導體器件，其特征在于，包括：

第一氮基半導體層，設置在襯底上方；

第二氮基半導體層，設置在所述第一氮基半導體層上，并且其具有的帶隙大于所述第一氮基半導體層的帶隙；

第一電極和第二S/D電極，設置在所述第二氮基半導體層上方；

第一柵極電極和第二柵極電極，其設置在所述第二氮基半導體層上方且在所述第一電極和所述第二電極之間；

第一鈍化層，設置在所述第二氮基半導體層上并覆蓋所述第一和第二柵極電極；

第一場板，設置在所述第一柵極電極和所述第一鈍化層上，并具有位于所述第一柵極電極正上方的第一端部，其中所述第一鈍化層具有覆蓋有所述第一場板的所述第一端部的第一部分和未被所述第一場板覆蓋的第二部分；

第二鈍化層，設置在所述第一鈍化層上并覆蓋所述第一場板；以及

導電層，設置在所述第二鈍化層上方，從所述第一場板延伸到所述第二柵極電極，并與所述第二氮基半導體層的一部分接觸，其中，所述第二鈍化層具有被所述導電層覆蓋的第一部分和未被所述導電層覆蓋的第二部分，其中，所述第一鈍化層的所述第一和第二部分之間的厚度差小于所述第二鈍化層的所述第一和第二部分之間的厚度差。

2.根據前述任一項權利要求所述的半導體器件，其特征在于，其中所述第一場板具有第二端部，所述第二端部低于所述第一端部的位置。

3.根據前述任一項權利要求所述的半導體器件，其特征在于，其中所述第一鈍化層進一步具有第三部分和第四部分，所述第三部分被所述第一場板的所述第二端部覆蓋，且所述第四部分未被所述第一場板所覆蓋并鄰接所述第一鈍化層的所述第三區域。

4.根據前述任一項權利要求所述的半導體器件，其特征在于，其中所述第一鈍化層的所述第三和第四部分之間的厚度差小于所述第二鈍化層的所述第一和第二部分之間的厚度差。

5.根據前述任一項權利要求所述的半導體器件，其特征在于，其中所述導電層具有接觸部分，所述接觸部分位于所述第一柵極電極和所述第二柵極電極之間，且所述接觸部分貫穿所述第一和第二鈍化層以與所述第二氮基半導體層接觸。

6.根據前述任一項權利要求所述的半導體器件，其特征在于，還包括：

第二場板，設置在所述第二柵極電極和所述第一鈍化層上，其中所述導電層的延伸長度大于從所述第一場板到所述第二場板的距離。

7.根據前述任一項權利要求所述的半導體器件，其特征在于，其中所述導電層具有第一端面和第二端面，所述第一端面位于所述第一S/D電極和所述第一場板之間，所述第二端面位于所述第二S/D電極和所述第二場板之間，且所述第一端面相對于所述第二端面。

8.根據前述任一項權利要求所述的半導體器件，其特征在于，其中所述導電層以及所述第一和第二S/D電極包含相同的導電材料。

9.根據前述任一項權利要求所述的半導體器件，其特征在于，其中所述第二鈍化層進一步具有第三部分，所述第三部分覆蓋有所述第一S/D電極，且所述第一鈍化層的所述第一部分和所述第二部分之間的所述厚度差小于所述第二鈍化層的所述第二部分和所述第三部分之間的厚度差。

10.根據前述任一項權利要求所述的半導體器件，其特征在于，其中所述第二鈍化層的所述第二部分連接所述第二鈍化層的所述第一部分和所述第三部分。

11.根據前述任一項權利要求所述的半導體器件，其特征在于，其中所述第二鈍化層的所述第二部分緊靠所述第二鈍化層的所述第一和第三部分。

12.根據前述任一項權利要求所述的半導體器件，其特征在于，其中所述第一S/D電極和所述導電層彼此隔開。

13.根據前述任一項權利要求所述的半導體器件，其特征在于，其中所述第一場板包括氮化鈦(TiN)。