[發明專利]三維存儲器件及其形成方法

在審

• 申請號: 202180003005.8
• 申請日: 2021-08-31
• 公開（公告）號: CN113892175A
• 公開（公告）日: 2022-01-04
• 發明（設計）人: 張明康
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L25/18
• 分類號: H01L25/18;H01L21/50;H01L27/1157;H01L27/11582
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 林錦輝;劉景峰

在某些方面，三維(3D)存儲器件包括第一半導體結構和與第一半導體結構鍵合的第二半導體。第一半導體結構包括NAND存儲串陣列、與NAND存儲串陣列的源極端接觸的半導體層、與半導體層接觸的絕緣層、以及在絕緣層中的接觸部結構。絕緣層使接觸部結構與半導體層電絕緣。第二半導體結構包括晶體管。

背景技術

本公開涉及存儲器件及其制造方法。

通過改進工藝技術、電路設計、編程算法和制造工藝，將平面存儲單元縮小到更小的尺寸。然而，隨著存儲單元的特征尺寸接近下限，平面工藝和制造技術變得具有挑戰性且成本高。結果，平面存儲單元的存儲密度接近上限。

三維(3D)存儲器架構可以解決平面存儲單元中的密度限制。3D存儲器架構包括存儲陣列和用于促進存儲陣列的操作的外圍電路。

發明內容

在本公開的一方面中，一種3D存儲器件包括第一半導體結構和與第一半導體結構鍵合的第二半導體。第一半導體結構包括NAND存儲串陣列、與NAND存儲串陣列的源極端接觸的半導體層、與半導體層接觸的絕緣層、以及在絕緣層中的接觸部結構。絕緣層使接觸部結構與半導體層電絕緣。第二半導體結構包括晶體管。

在本公開的另一方面中，一種3D存儲器件包括具有核心區域和非陣列區域的第一半導體結構。第一半導體結構包括在核心區域的子區域中的NAND存儲串陣列、與NAND存儲串陣列的源極端接觸的半導體層、在非陣列區域中的絕緣層、以及在絕緣層中和在非陣列區域的另一子區域中的多個接觸部結構。絕緣層使接觸部結構與半導體層電絕緣。3D存儲器件還包括與第一半導體層鍵合的第二半導體結構。第二半導體結構包括晶體管。

在本公開的另一方面中，提供了一種用于形成3D存儲器件的方法。該方法包括將第一半導體結構和第二半導體結構鍵合在一起，第一半導體結構具有核心區域和非陣列區域。該方法還包括在第一半導體結構的核心區域和非陣列區域之上沉積摻雜非晶硅層，去除摻雜非晶硅層的在非陣列區域中的第一部分以形成暴露第一接觸部部分的開口，將摻雜非晶硅層的在核心區域中的第二部分轉換為摻雜多晶硅層，在開口中形成絕緣層，以及在絕緣層中形成第二接觸部部分。第二接觸部部分與第一接觸部部分接觸。

本公開的另一方面提供了一種系統。該系統包括被配置用于存儲數據的存儲器件。該存儲器件包括第一半導體結構，該第一半導體結構具有NAND存儲串陣列、與NAND存儲串陣列的源極端接觸的半導體層、與半導體層接觸的絕緣層、在絕緣層中的接觸部結構，其中絕緣層使接觸部結構與半導體層電絕緣；以及與第一半導體結構鍵合的第二半導體結構。第二半導體結構包括外圍電路。該系統還包括存儲器控制器，該存儲器控制器耦合到存儲器件且被配置用于通過外圍電路控制NAND存儲串陣列。

附圖說明

并入本文并形成說明書的一部分的附圖示出了本公開的各方面，并且與說明書一起進一步用于解釋本公開的原理并且使得相關領域的技術人員能夠實施和使用本公開。

圖1A示出了根據本公開的一些方面的3D存儲器件的橫截面的示意圖。

圖1B示出了根據本公開的一些方面的3D存儲器件的概貌。

圖1C示出了圖1A和1B中的3D存儲器件的示例的側視圖。

圖2示出了根據本公開的一些方面的圖1A和1B中的3D存儲器件的示例的側視圖。

圖3A-3N示出了根據本公開的一些方面的用于形成圖2中的3D存儲器件的制造過程。

圖4A和4B示出了根據本公開的一些方面的用于形成圖2中的3D存儲器件的制造過程的一部分的示例。

圖5示出了根據本公開的一些方面的用于形成圖2中的3D存儲器件的方法的流程圖。

圖6示出了根據本公開的一些方面的具有存儲器件的示例性系統的框圖。