[發明專利]三維存儲器器件擦除操作

有效

• 申請號: 202180000743.7
• 申請日: 2021-03-10
• 公開（公告）號: CN113168870B
• 公開（公告）日: 2023-02-28
• 發明（設計）人: 夏仕鈺;許鋒;靳磊;遠杰;謝學準;陳文強
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C16/16
• 分類號: G11C16/16
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 林錦輝

本公開的實施方式提供了3D存儲器器件和用于操作3D存儲器器件的方法。在示例中，3D存儲器器件包括多個存儲器層和在多個存儲器層之間的虛設存儲器層，以及NAND存儲器串，NAND存儲器串延伸穿過存儲器層和虛設存儲器層。NAND存儲器串包括源極、漏極以及在與多個存儲器層的交叉處并且在源極與漏極之間的多個存儲器單元。3D存儲器器件還包括外圍電路，外圍電路被配置為擦除多個存儲器單元。為了擦除多個存儲器單元，外圍電路包括字線驅動電路，字線驅動電路被配置為在虛設存儲器層上施加正偏置電壓。

背景技術

本公開涉及三維(3D)存儲器器件及其操作方法。

通過改進工藝技術、電路設計、編程算法和制造工藝將平面存儲器單元縮放到了更小的大小。然而，隨著存儲器單元的特征尺寸接近下限，平面工藝和制造技術變得具有挑戰并且成本高昂。結果，用于平面存儲器單元的存儲器密度接近上限。

3D存儲器架構可以解決平面存儲器單元中的密度限制。3D存儲器架構包括存儲器陣列和用于控制去往和來自存儲器陣列的信號的外圍設備。

發明內容

在一個方面中，本公開提供了一種3D存儲器器件。3D存儲器器件包括多個存儲器層和在多個存儲器層之間的虛設存儲器層，以及NAND存儲器串，NAND存儲器串延伸穿過存儲器層和虛設存儲器層。NAND存儲器串包括源極、漏極以及在與多個存儲器層的交叉處并且在源極與漏極之間的多個存儲器單元。3D存儲器器件還包括外圍電路，外圍電路被配置為擦除多個存儲器單元。為了擦除多個存儲器單元，外圍電路包括字線驅動電路，字線驅動電路被配置為在虛設存儲器層上施加正偏置電壓。

在另一方面中，本公開提供了一種用于擦除3D存儲器器件中的存儲器單元的方法。3D存儲器器件包括多個存儲器層和在多個存儲器層之間的虛設存儲器層，以及NAND存儲器串，NAND存儲器串延伸穿過存儲器層和虛設存儲器層。NAND存儲器串包括源極、漏極以及在與多個存儲器層的交叉處并且在源極與漏極之間的多個存儲器單元。該方法包括在虛設存儲器層上施加正偏置電壓。

在又一方面中，本公開還提供了一種系統。該系統包括被配置為存儲數據的3D存儲器器件。3D存儲器器件包括多個存儲器層和在多個存儲器層之間的虛設存儲器層，以及NAND存儲器串，NAND存儲器串延伸穿過存儲器層和虛設存儲器層。NAND存儲器串包括源極、漏極以及在與多個存儲器層的交叉處并且在源極與漏極之間的多個存儲器單元。3D存儲器器件還包括外圍電路，外圍電路被配置為擦除多個存儲器單元。為了擦除多個存儲器單元，外圍電路包括字線驅動電路，字線驅動電路被配置為在虛設存儲器層上施加正偏置電壓。

附圖說明

并入本文并且形成說明書的一部分的附圖示出了本公開的方面，并且與描述一起進一步用于解釋本公開的原理并且使相關領域的技術人員能夠制成和使用本公開。

圖1示出了根據本公開的一些方面的示例性3D存儲器器件的示圖。

圖2A示出了根據本公開的一些方面的示例性存儲器陣列器件的截面圖。

圖2B示出了根據本公開的一些方面的示例性存儲器陣列器件的某些元件。

圖3示出了根據本公開的一些方面的另一示例性存儲器陣列器件的某些元件。

圖4A示出了根據本公開的一些方面的用于3D NAND存儲器器件的擦除操作方案。

圖4B示出了根據本公開的一些方面的用于另一3D NAND存儲器器件的擦除操作方案。

圖5示出了根據本公開的一些方面的用于操作3D NAND存儲器器件的偏置電壓的時序圖。

圖6是根據本公開的一些方面的用于在3D存儲器器件上操作擦除操作的示例性方法的流程圖。

圖7A示出了根據本公開的一些方面的具有存儲器器件的示例性系統的塊圖。