[實用新型]一種帶有TSV通孔束的封裝結構和3DIC芯片封裝結構

有效

• 申請號: 202123286028.0
• 申請日: 2021-12-24
• 公開（公告）號: CN216698354U
• 公開（公告）日: 2022-06-07
• 發明（設計）人: 樊嘉祺;孫鵬;徐成
• 申請（專利權）人: 華進半導體封裝先導技術研發中心有限公司;上海先方半導體有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/538
• 代理公司: 上海智晟知識產權代理事務所(特殊普通合伙) 31313
• 代理人: 張東梅

本實用新型涉及一種帶有TSV通孔束的封裝結構，包括：第一電接觸部；第二電接觸部；功能層，其布置在第一電接觸部與第二電接觸部之間；以及TSV通孔束，其具有多個具有第一尺寸的第一TSV通孔，所述多個第一TSV通孔貫穿所述功能層以用于將第一電接觸部與第二電接觸部彼此電連接，其中所述多個第一TSV通孔被布置為使得它們共同形成具有第二尺寸的TSV通孔，其中第一尺寸小于第二尺寸。該封裝結構采用TSV通孔束可以加增大電流傳輸時的橫截面積，有效降低TSV通孔的電阻，進而優化整個供電網絡，還可以降低應力，進而降低產品失效的風險，還可以擴寬了信號的傳輸通道，可以有效的保證信號傳輸質量，提高產品可靠性。

技術領域

本實用新型總體上涉及半導體封裝技術領域，具體而言涉及一種帶有TSV通孔束的封裝結構和3DIC芯片封裝結構。

背景技術

隨著半導體技術的發展，集成電路的特征尺寸不斷減小，摩爾定律受到了多方面的挑戰。為了延續摩爾定律，人們開始把目光轉向基于硅通孔(TSV)互聯的2.5D/3DIC技術。2.5D/3DIC通過金屬填充硅通孔來實現更短的互連線以使得互連線的延遲和功耗更小，同時通過垂直堆疊不同層的電路來實現更高的集成密度，進而使得電學性能更優。

然而，在載流能力、熱應力以及電性能分析方面還有許多問題阻礙了2.5D/3DIC技術的發展。在傳統的2.5D/3DIC工藝方案中，頂部功能裸片(Top Die)通過凸點與底部裸片(Bottom Die)或轉接板(Interposer)上表面的微凸點(μbump)焊接形成互聯，信號經由μbump–RDL–single TSV–C4 Bump的結構完成傳輸。這種互連結構的劣勢主要表現在以下四個方面：

(1)由于受工藝與排布禁區(Keep-out Zone)的限制，TSV的直徑與密度往往很難做大做密。這樣的結構設計會導致TSV的電阻變大，進而對電源完整性(Power Integrity)造成很大影響；

(2)若采用大尺寸的TSV，則由于工藝上對硅通孔深寬比(TSV Aspect Ratio)的限制，很難將硅襯底做薄，這不利于器件的高密度集成；

(3)若采用大尺寸的TSV，則將帶來較大的應力，這是由于銅和硅的熱膨脹系數的不匹配性,其界面處容易發生開裂和分層,導致產品失效；

(4)單通道的TSV結構，無法保證信號傳輸質量，在可靠性方面大打折扣。

實用新型內容

從現有技術出發，本實用新型的任務是提供一種帶有TSV通孔束的封裝結構和3DIC芯片封裝結構，采用TSV通孔束可以加增大電流傳輸時的橫截面積，有效降低TSV的電阻，進而優化整個供電網絡，還可以降低應力，進而降低產品失效的風險，還可以將硅襯底做得更薄，有利于器件在垂直方向上的高密度集成，并減小封裝體積，還可以擴寬了信號的傳輸通道，可以有效的保證信號傳輸質量，提高產品可靠性。

在本實用新型的第一方面，前述任務通過一種帶有TSV通孔束的封裝結構來解決，包括：

第一電接觸部；

第二電接觸部；

功能層，其布置在第一電接觸部與第二電接觸部之間；以及

TSV通孔束，其具有多個具有第一尺寸的第一TSV通孔，所述多個第一TSV通孔貫穿所述功能層以用于將第一電接觸部與第二電接觸部彼此電連接，其中所述多個第一TSV通孔被布置為使得它們共同形成具有第二尺寸的TSV通孔，其中第一尺寸小于第二尺寸。

在本實用新型的一個優選方案中規定，所述第一電接觸部是金屬布線層和焊盤中的一種或兩種；以及

所述第二電接觸部是金屬布線層、焊盤中的一種或兩種。

在本實用新型的第一方面，前述任務通過一種帶有TSV通孔束的3DIC芯片封裝結構來解決，包括：