[發(fā)明專利]一種基于多總線協(xié)議靈活轉(zhuǎn)換的兩級緩存互聯(lián)結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 202111626869.3
• 申請日: 2021-12-28
• 公開（公告）號: CN114416632A
• 公開（公告）日: 2022-04-29
• 發(fā)明（設(shè)計）人: 王瀟瀟;于立新;侯國偉;張梅梅;田嶺;禹瑩;倪瑋琳;王興鳳;莊偉;李欣
• 申請（專利權(quán)）人: 北京時代民芯科技有限公司;北京微電子技術(shù)研究所
• 主分類號: G06F15/167
• 分類號: G06F15/167
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 徐曉艷

本發(fā)明涉及一種基于多總線協(xié)議靈活轉(zhuǎn)換的兩級緩存互聯(lián)結(jié)構(gòu)，由復(fù)位管理單元、總線協(xié)議轉(zhuǎn)換單元、讀請求處理單元、寫請求處理單元、偵聽請求處理單元和可編程仲裁單元組成，每個處理器核都有單獨的互聯(lián)單元來實現(xiàn)與二級緩存的互連通信，可以同時接收各個核發(fā)出的請求。復(fù)位管理單元可以實現(xiàn)二級緩存在復(fù)位后自動刷新功能。總線協(xié)議轉(zhuǎn)換單元可以實現(xiàn)處理器核接口與二級緩存接口不同協(xié)議之間的轉(zhuǎn)換。讀請求處理單元與寫請求處理單元分別對讀操作和寫操作進行分類處理，偵聽請求處理單元實現(xiàn)兩級緩存之間偵聽請求信息的處理。可編程仲裁單元根據(jù)不同的仲裁配置實現(xiàn)各個處理器核與二級緩存之間讀寫及偵聽信息的傳輸。

技術(shù)領(lǐng)域

本發(fā)明涉及多核處理器設(shè)計技術(shù)領(lǐng)域，涉及一種兩級緩存互聯(lián)結(jié)構(gòu)，特別是一種適合于多個處理器核共享一個具有不同總線接口二級緩存的連接方式。

背景技術(shù)

目前，多核處理器已經(jīng)替代單核處理器成為提高整體系統(tǒng)性能的主要研究方向，同時處理器性能的提高方式也從指令級并行轉(zhuǎn)為了線程級并行。在應(yīng)用線程級并行的處理器體系結(jié)構(gòu)中，共享存儲具有明顯的優(yōu)勢而被廣泛使用。

相對于傳統(tǒng)的私有存儲結(jié)構(gòu)，由多個處理器核共享的二級存儲系統(tǒng)可以大幅度降低一級緩存的缺失代價，提供有效的低延遲高帶寬通信機制，并且為操作系統(tǒng)提供了一個全局性的地址空間以便于多進程應(yīng)用程序在共享存儲空間并行運行。

現(xiàn)在的具有共享存儲的多核處理器架構(gòu)中，所采用二級緩存接口都需要符合與處理器核總線接口相同的總線協(xié)議，特別是總線接口為符合串行總線協(xié)議的處理器在進行多核共享二級緩存結(jié)構(gòu)設(shè)計時，多采用在連接有處理器master的串行總線上通過總線的slave接口與符合相同協(xié)議接口的二級緩存相連接的方式來實現(xiàn)，該連接方式類似于將二級緩存模塊作為一個外部設(shè)備進行連接，由于串行總線的順序執(zhí)行特點，以及多個處理器核共用一條總線上的同一個二級緩存設(shè)備接口，因此當(dāng)同時有多個核對共享二級存儲空間進行訪問時，則需要經(jīng)過總線仲裁，未得到總線使用權(quán)的處理器核需要等待較長的時鐘周期才能夠?qū)Χ壘彺孢M行訪問，使得該連接方式無法充分開發(fā)多核處理器并行操作特性，從而限制了對系統(tǒng)整體運行速度的提高。

發(fā)明內(nèi)容

本發(fā)明解決的技術(shù)問題是：克服現(xiàn)有連接方式的上述缺陷，提供一種基于多總線協(xié)議靈活轉(zhuǎn)換的兩級緩存互聯(lián)結(jié)構(gòu)，通過處理器總線接口與二級緩存總線接口之間的靈活轉(zhuǎn)換設(shè)計，使得該互聯(lián)結(jié)構(gòu)不僅可以實現(xiàn)不同接口兩級緩存之間的連接，而且還支持多個串行接口處理器核對共享二級緩存空間的同時訪問，提高了處理器核讀寫訪問的響應(yīng)速度，可以提升多核處理器系統(tǒng)的訪存性能。

本發(fā)明的技術(shù)方案是：一種基于多總線協(xié)議靈活轉(zhuǎn)換的兩級緩存互聯(lián)結(jié)構(gòu)，該互聯(lián)結(jié)構(gòu)包括可編程仲裁單元、N個互聯(lián)單元；N大于等于1；

每個處理器核都有單獨的一級緩存和總線接口，一級緩存通過總線接口與外部通信，N個處理器核共享二級緩存，二級緩存包括至少一個接口模塊與可編程仲裁單元進行通信；處理器核與互聯(lián)單元一一對應(yīng)；

互聯(lián)單元，用于實現(xiàn)處理器核總線接口與二級緩存接口之間的協(xié)議轉(zhuǎn)換，接收處理器核發(fā)出讀請求信息和寫請求信息請求，生成對二級緩存的二級讀請求信號、對二級緩存的二級寫請求信號，發(fā)送給可編程仲裁單元；接收可編程仲裁單元發(fā)出的偵聽請求，并生成偵聽請求信號發(fā)送給處理器核；接收二級緩存的響應(yīng)信號，反饋給處理器核；

可編程仲裁單元，根據(jù)二級緩存端口數(shù)量，對各互聯(lián)單元發(fā)出的二級讀請求信號或者二級寫請求信號進行仲裁，保證二級緩存的每個端口同一時刻只有一個處理器核訪問；將二級緩存端口發(fā)送的響應(yīng)信號反饋給對應(yīng)的互聯(lián)單元；接收二級緩存發(fā)出的偵聽請求并發(fā)送給互聯(lián)單元。

上述基于多總線協(xié)議靈活轉(zhuǎn)換的兩級緩存互聯(lián)結(jié)構(gòu)還包括復(fù)位管理單元；

復(fù)位管理單元，接收外部輸入的復(fù)位信號，在復(fù)位信號釋放之后，向二級緩存發(fā)送刷新指令，使得二級緩存在復(fù)位之后所有遺留數(shù)據(jù)全部標(biāo)識為無效狀態(tài)。