[發明專利]一種基于AXI總線的通訊方法、裝置以及介質

在審

• 申請號: 202111594316.4
• 申請日: 2021-12-23
• 公開（公告）號: CN114328350A
• 公開（公告）日: 2022-04-12
• 發明（設計）人: 王賢坤;鄒曉峰;劉同強;周玉龍;張貞雷
• 申請（專利權）人: 山東云海國創云計算裝備產業創新中心有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

本申請公開了一種基于AXI總線的通訊方法、裝置以及介質，通過AXI總線接收總線信號，之后將總線信號轉換為RAM接口信號，根據各外圍設備的地址，將RAM接口信號中的地址信號轉換為適配各外圍設備的精簡地址，最后根據各外圍設備的精簡地址和對應的數據信號通知各外圍設備執行對應的動作。采用本技術方案，在接收到AXI總線的總線信號后，對總線信號進行解析，將總線信號轉化成適用于RAM接口的RAM接口信號，使更多的外圍設備無需再額外開發AXI總線接口，即可實現與處理器通過AXI總線的通信，減少了資源的浪費。并且，對總的地址信號進行優化，減小了信號的大小，可以快速保存數據，提高總線權限的釋放速度。

技術領域

本申請涉及SOC技術領域，特別是涉及一種基于AXI總線的通訊方法、裝置以及介質。

背景技術

SOC稱為系統級芯片，也稱片上系統，意指它是一個產品，是一個有專用目標的集成電路，其中包含完整系統并有嵌入軟件的全部內容。總線，是SOC中的連接器，實現了處理器和各個外圍設備之間的通信。高性能的SOC，對總線的性能要求越來越高。AXI總線是一種面向高性能、高帶寬、低延遲的多通道傳輸片內總線，其地址、控制和數據相位是分離的，支持不對齊的數據傳輸和亂序訪問，能夠使SOC以更小的面積、更低的功耗，獲得更加優異的性能，因此而被廣泛應用。

但是大多的外圍設備的接口通常為RAM接口，并不具備AXI總線接口，在SOC使用AXI總線時，外圍設備需要額外開發AXI總線接口，以使處理器和外圍設備進行數據交互，該方法造成了資源的浪費。

由此可見，如何在處理器和外圍設備使用AXI總線通信時，無需額外開發AXI總線接口，減少資源的浪費是本領域技術人員亟待解決的問題。

發明內容

本申請的目的是提供一種基于AXI總線的通訊方法、裝置以及介質，用于在處理器和外圍設備使用AXI總線通信時，無需額外開發AXI總線接口，減少資源的浪費。

為解決上述技術問題，本申請提供一種基于AXI總線的通訊方法，其特征在于，包括：

接收AXI總線的總線信號，所述總線信號包括地址通道信號和數據通道信號；

解析所述總線信號，將所述總線信號轉換為RAM接口信號，所述RAM接口信號包括地址信號和數據信號；

根據各所述外圍設備的地址，將所述RAM接口信號中的所述地址信號轉換為適配各所述外圍設備的精簡地址；

根據各所述外圍設備的所述精簡地址和對應的所述數據信號通知各所述外圍設備執行對應的動作。

優選的，在所述地址信號轉換為所述精簡地址的步驟之后，還包括：

將各所述外圍設備的所述精簡地址和對應的所述數據信號關聯，按序保存在待處理隊列；

進一步的，所述根據各所述外圍設備的所述精簡地址和對應的所述數據信號通知各所述外圍設備執行對應的動作包括：

根據所述精簡地址和對應的所述數據信號在所述待處理隊列的順序通知各所述外圍設備執行對應的動作。

優選的，在所述根據所述精簡地址和對應的所述數據信號在所述待處理隊列的順序通知各所述外圍設備執行對應的動作的步驟之前，還包括：

判斷所述待處理隊列的當前數據所對應的所述外圍設備是否為空閑狀態；

若是，則進入所述根據所述精簡地址和對應的所述數據信號在所述待處理隊列的順序通知所述外圍設備執行對應的動作的步驟；

若否，則將該所述外圍設備的所述精簡地址和對應的所述數據信號存入未響應隊列。

優選的，還包括：