[發明專利]薄膜晶體管及其制備方法

在審

• 申請號: 202111539735.8
• 申請日: 2021-12-15
• 公開（公告）號: CN116207131A
• 公開（公告）日: 2023-06-02
• 發明（設計）人: 羅杰;孫紅波;韓寶東
• 申請（專利權）人: 北京超弦存儲器研究院
• 主分類號: H01L29/10
• 分類號: H01L29/10;H01L29/423;H01L29/786;H01L21/336
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 胡艷華;李丹

一種薄膜晶體管及其制備方法，該薄膜晶體管包括至少一個薄膜晶體管單元，所述薄膜晶體管單元至少包括設置在基底上的柵極復合層和有源層，所述有源層包括互相連接的第一部分和第二部分，所述第一部分沿著第一方向延伸，所述第二部分沿著第二方向延伸，所述第一方向與所述第二方向不同，且所述第二方向與所述基底所在的平面非平行，所述第一部分層疊設置在所述柵極復合層遠離所述基底一側，所述柵極復合層中設置有第一過孔，至少部分所述第二部分設置在所述第一過孔中，在所述第一過孔中的所述第二部分與所述柵極復合層側壁相對的部分形成溝道。

技術領域

本公開實施例涉及但不限于半導體領域，具體涉及一種薄膜晶體管及其制備方法。

背景技術

隨著芯片的集成度變高，薄膜晶體管的結構從planar，FinFET到GAA節點，核心思想是保持柵極對溝道的控制(柵極和溝道的接觸面積)的基礎上，把薄膜晶體管器件做小。隨著薄膜晶體管器件不斷變小，工藝尺寸變小，制備難度增加。薄膜晶體管器件本身也出現了性能的問題，比如，開啟電流不足；柵極不易關斷，漏電增加；薄膜晶體管器件距離太近，相互影響增加。

目前，銦鎵鋅氧化物(indium?gallium?zinc?oxide，簡稱：IGZO)材質的薄膜晶體管都是平面結構，源極、柵極以及漏極在基底上平鋪，集成度不高。

發明內容

以下是對本公開詳細描述的主題的概述。本概述并非是為了限制權利要求的保護范圍。

第一方面，本公開實施例提供了一種薄膜晶體管，包括至少一個薄膜晶體管單元，所述薄膜晶體管單元至少包括設置在基底上的柵極復合層和有源層，所述有源層包括互相連接的第一部分和第二部分，所述第一部分沿著第一方向延伸，所述第二部分沿著第二方向延伸，所述第一方向與所述第二方向不同，且所述第二方向與所述基底所在的平面非平行，所述第一部分層疊設置在所述柵極復合層遠離所述基底一側，所述柵極復合層中設置有第一過孔，至少部分所述第二部分設置在所述第一過孔中，在所述第一過孔中的所述第二部分與所述柵極復合層側壁相對的部分形成溝道。

在示例性實施方式中，所述薄膜晶體管單元還包括設置在所述基底上的第一電極，所述第一電極層疊設置于所述柵極復合層靠近所述基底一側，至少部分所述第一電極在所述基底的垂直投影與所述柵極復合層在所述基底的垂直投影交疊，所述第一電極中設置有第二過孔，所述第二過孔將所述第一電極的側壁暴露，至少部分所述第二過孔與所述第一過孔連通，至少部分所述第二部分設置在所述第二過孔中，且至少部分所述第二部分在所述第二過孔中與所述第一電極的側壁電接觸。

在示例性實施方式中，所述薄膜晶體管單元還包括設置在所述基底上的第二電極，所述第二電極層疊設置于所述第一部分遠離所述基底一側，至少部分所述第二電極在所述基底的垂直投影與所述第一部分在所述基底的垂直投影交疊，至少部分所述第二電極與所述第一部分靠近所述第二電極一側表面電接觸。

在示例性實施方式中，所述薄膜晶體管單元還包括柵極絕緣層，所述柵極絕緣層設置在所述第二部分的側壁與所述柵極復合層的側壁之間。

在示例性實施方式中，所述薄膜晶體管單元還包括第一絕緣層，所述第一絕緣層層疊設置在所述第一電極與所述柵極復合層之間，所述第一絕緣層中設置有第三過孔，至少部分所述第三過孔均與所述第一過孔和所述第二過孔連通，至少部分所述第二部分設置在所述第三過孔中。

在示例性實施方式中，所述第一電極靠近所述第二部分一側側壁的表面為傾斜面，至少部分所述第二部分在所述第二過孔中與所述傾斜面電接觸。

在示例性實施方式中，所述薄膜晶體管單元還包括第二絕緣層，所述第二絕緣層層疊設置在所述柵極復合層和所述第一部分之間，所述第二絕緣層中設置有第四過孔，至少部分所述第四過孔與所述第一過孔連通，至少部分所述第二部分設置在所述第四過孔中。

在示例性實施方式中，所述有源層在垂直于所述基底方向的截面呈T字形。