[發明專利]一種高速目標頻域相位補償方法

在審

• 申請號: 202111505452.1
• 申請日: 2021-12-10
• 公開（公告）號: CN114167383A
• 公開（公告）日: 2022-03-11
• 發明（設計）人: 徐啟威;王駒;周焯;劉蘇杰;馬婷婷;薛心竹
• 申請（專利權）人: 上海無線電設備研究所
• 主分類號: G01S7/41
• 分類號: G01S7/41
• 代理公司: 上海元好知識產權代理有限公司 31323
• 代理人: 張妍;張靜潔

1.一種高速目標頻域相位補償方法，其特征在于，所述高速目標頻域相位補償方法基于FPGA和DSP架構，DSP根據當前雷達工作參數計算出相位補償相關參數，通過EMIF接口將參數寫入FPGA，FPGA根據相位補償相關參數計算出需要補償的相位，通過查找表獲取補償因子，并根據需要補償的相位在頻域對高速目標回波信號進行補償。

2.如權利要求1所述的高速目標頻域相位補償方法，其特征在于，所述相位補償相關參數包含：第一參數Param1、第二參數Param2和第三參數Param3；

所述第一參數Param1表征彈目速度和雷達工作重頻周期，DSP根據目標速度Vel和重頻周期Tr計算INT32類型的第一參數Param1＝Vel×Tr×10³×2¹⁶，其中10³為單位的轉換，2¹⁶為精度需求擴展的倍數，將第一參數Param1量化至位寬為30bit的參數通過EMIF接口配置給FPGA；

所述第二參數Param2表征雷達工作載頻f0，DSP根據雷達載頻f₀和光速c計算INT64類型的參數其中10³為單位的轉換，2⁴⁰為精度需求擴展的倍數，將第二參數Param2量化至位寬為39bit的參數通過EMIF接口配置給FPGA；

所述第三參數Param3表征回波采集頻率和雷達工作脈沖積累數，DSP根據采樣頻率fs、光速c和脈沖個數RangNum計算INT32類型的參數其中10³為單位的轉換，2⁴⁰為精度需求擴展的倍數，將第三參數Param3量化至位寬為19bit的參數，通過EMIF接口配置給FPGA。

3.如權利要求2所述的高速目標頻域相位補償方法，其特征在于，所述FPGA計算需要補償的相位的方法包含：

計算脈內補償參數：在FPGA中例化一個乘法器IP核，實時將雷達回波距離門號與第三參數Param3相乘，得到的結果與第二參數Param2相加，得到ParamA；

計算脈間補償參數：根據脈沖重復周期PRT對脈沖個數進行計數，在FPGA中例化一個乘法器IP核，將脈沖個數計數值與第一參數Param1相乘，得到參數ParamB；

補償參數相位的累計：在FPGA中例化一個乘法器IP核，將ParamA與ParamB相乘，計算出需要補償的相位值ParamC；

FPGA計算出的補償相位為：

4.如權利要求3所述的高速目標頻域相位補償方法，其特征在于，所述FPGA通過查找表獲取補償因子的方法包含：

FPGA生成查找表：在Matlab中計算不同相位值對應的cos和sin的值，并量化為16位、16384點的值，分別存入兩個coe文件中，在FPGA中例化兩個存儲器IP核，將存儲器IP核配置為ROM類型，并將Matlab生成的兩個coe文件分別存入兩個ROM中，作為相位變化補償量的查找表；

FPGA獲取補償因子：將需要補償的相位值ParamC作為兩個存儲器IP核的地址，輸出最終需要補償因子的cos和sin值。

5.如權利要求4所述的高速目標頻域相位補償方法，其特征在于，所述FPGA根據需要補償的相位在頻域對高速目標回波信號進行補償的方法包含：

回波信號時頻變換：在FPGA中例化一個FFT IP核，將下變頻后的高速目標回波信號作為FFT IP核的輸入，FFT IP核的輸出即為雷達回波的頻域信號，實現對雷達回波信號的傅里葉變換；

頻域復數乘法：在FPGA中例化一個復數乘法器IP核，將補償因子的cos值作為實部，將補償因子的sin值作為虛部，與所述雷達回波頻域信號進行復數相乘，完成頻域相位的補償；

補償后信號頻時變換：在FPGA中例化一個IFFT IP核，將頻域相位補償后的結果作為IFFT IP核的輸入，IFFT IP核的輸出即為補償后的回波信號。