[發(fā)明專利]像素電路及顯示面板

在審

• 申請?zhí)枺?/td>: 202111498869.X
• 申請日: 2021-12-09
• 公開（公告）號: CN114078430A
• 公開（公告）日: 2022-02-22
• 發(fā)明（設計）人: 曾勉;孫亮
• 申請（專利權）人: 武漢華星光電半導體顯示技術有限公司
• 主分類號: G09G3/32
• 分類號: G09G3/32;G09G3/3225
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 汪阮磊

1.一種像素電路，其特征在于，包括：

發(fā)光器件，所述發(fā)光器件的一端電連接第一電源信號，所述發(fā)光器件的另一端電連接第二電源信號；

數(shù)據(jù)信號寫入模塊，所述數(shù)據(jù)信號寫入模塊接入第一掃描信號和數(shù)據(jù)信號，并響應于所述第一掃描信號輸出所述數(shù)據(jù)信號；

驅動晶體管，所述驅動晶體管的源極和漏極的一者電連接于所述數(shù)據(jù)信號寫入模塊；

補償模塊，所述補償模塊接入第二掃描信號和所述第一電源信號，并電性連接于所述驅動晶體管的源極和漏極中的另一者以及所述驅動晶體管的柵極；

第一初始化模塊，所述第一初始化模塊接入第三掃描信號和第一初始信號，并電性連接于所述補償模塊；

發(fā)光控制模塊，所述發(fā)光控制模塊接入發(fā)光控制信號，并串聯(lián)在所述第一電源信號和所述第二電源信號之間。

2.根據(jù)權利要求1所述的像素電路，其特征在于，所述數(shù)據(jù)信號寫入模塊包括第一晶體管；

所述第一晶體管的柵極接入所述第一掃描信號，所述第一晶體管的源極和漏極中的一者接入所述數(shù)據(jù)信號，所述第一晶體管的源極和漏極中的另一者與所述驅動晶體管的源極和漏極中的一者電性連接。

3.根據(jù)權利要求1所述的像素電路，其特征在于，所述補償模塊包括第二晶體管和第一電容；

所述第二晶體管的柵極接入所述第二掃描信號，所述第二晶體管的源極和漏極中的一者以及所述第一電容的一端均與所述驅動晶體管的柵極電性連接，所述第二晶體管的源極和漏極中的另一者與所述驅動晶體管的源極和漏極中的另一者電性連接，所述第一電容的另一端接入所述第一電源信號。

4.根據(jù)權利要求3所述的像素電路，其特征在于，所述第一初始化模塊與所述驅動晶體管的源極和漏極中的另一者電性連接。

5.根據(jù)權利要求3所述的像素電路，其特征在于，所述第二晶體管為雙柵型晶體管，所述第二晶體管的第一柵極和第二柵極均接入所述第二掃描信號。

6.根據(jù)權利要求5所述的像素電路，其特征在于，所述像素電路還包括第二電容，所述第二電容的一端與所述第二晶體管的雙柵節(jié)點電性連接，所述第二電容的另一端接入所述發(fā)光控制信號。

7.根據(jù)權利要求5所述的像素電路，其特征在于，所述第一初始化模塊與所述第二晶體管的雙柵節(jié)點電性連接。

8.根據(jù)權利要求1所述的像素電路，其特征在于，所述第一初始化模塊包括第三晶體管，所述第三晶體管的柵極接入所述第三掃描信號，所述第三晶體管的源極和漏極中的一者接入所述第一初始信號，所述第三晶體管的源極和漏極中的另一者與所述驅動晶體管的源極和漏極中的另一者電性連接。

9.根據(jù)權利要求1所述的像素電路，其特征在于，所述發(fā)光控制模塊包括第一發(fā)光控制單元和第二發(fā)光控制單元，所述第一發(fā)光控制單元包括第四晶體管；所述第二發(fā)光控制單元包括第五晶體管；

所述第四晶體管的柵極和所述第五晶體管的柵極均接入所述發(fā)光控制信號，所述第四晶體管的源極和漏極中的一者接入所述第一電源信號，所述第四晶體管的源極和漏極中的另一者與所述驅動晶體管的源極和漏極中的一者電性連接；所述第五晶體管的源極和漏極中的一者與所述發(fā)光器件的第一電極電性連接，所述第五晶體管的源極和漏極中的另一者與所述驅動晶體管的源極和漏極中的另一者電性連接。

10.根據(jù)權利要求1所述的像素電路，其特征在于，所述像素電路還包括第二初始化模塊，所述第二初始化模塊接入所述第一掃描信號和第二初始信號，并電性連接于所述發(fā)光器件的第一電極，所述第二初始化模塊用于在所述第一掃描信號的控制下，初始化所述發(fā)光器件的第一電極的電位；

所述第二初始化模塊包括第六晶體管，所述第六晶體管的柵極接入所述第一掃描信號，所述第六晶體管的源極和漏極中的一者與所述發(fā)光器件的第一電極電性連接，所述第六晶體管的源極和漏極中的另一者接入所述第二初始信號。