[發明專利]扇出式封裝方法及封裝結構

在審

• 申請號: 202111493898.7
• 申請日: 2021-12-08
• 公開（公告）號: CN114171403A
• 公開（公告）日: 2022-03-11
• 發明（設計）人: 杜茂華
• 申請（專利權）人: 通富微電子股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L21/60;H01L23/31;H01L23/528;H01L23/532;H01L25/16
• 代理公司: 北京中知法苑知識產權代理有限公司 11226
• 代理人: 李明;趙吉陽

本發明提供一種扇出式封裝方法及封裝結構，該方法包括：將多組功能芯片的正面以第一陣列的形式固定在晶圓載盤的表面，在多組功能芯片的背面形成第一塑封層；將晶圓載盤去除，在多組功能芯片的正面形成高密度互連布線層；將多組功能芯片進行切割，并以第二陣列的形式將形成有高密度互連布線層的一側固定在面板載片的表面；將多個第一芯片和多個無源器件的第一表面固定在面板載片的表面；在多組功能芯片背離高密度互連布線層的一側，以及在多個第一芯片和多個無源器件的第二表面形成第二塑封層；將面板載片去除，在高密度互連布線層上形成低密度互連布線層。本發明的封裝方法既可以很好的實現高密度互連的需求，而且成本低，產出率高。

技術領域

本發明屬于半導體封裝技術領域，具體涉及一種扇出式封裝方法及封裝結構。

背景技術

隨著半導體技術的發展，封裝技術向高密度/高集成度發展。目前，扇出式技術成為高密度互連的一個重要開發方向。通過使用再布線層對單芯片及多芯片進行連接，大大提高了封裝集成的靈活度。扇出式技術已經被應用于高性能計算(HPC)及手機處理器等領域。

目前扇出式技術有兩種主要發展方向，一種是基于晶圓技術的扇出式晶圓級封裝(FOWLP)，另一種是基于面板技術的扇出式面板級封裝(FOPLP)。扇出式晶圓級封裝的布線密度可以更高，目前已經實現線寬2微米的量產，但產出率低，成本高。扇出式面板級封裝由于產出率高，成本低，但由于面板尺寸大，細線寬實現難度大，目前可量產線寬均在5um以上。

對于多芯片系統級封裝，如圖1所示，中間包含多種芯片，每種芯片的布線密度需求不同，但目前采用同一種工藝進行，需要按照最嚴格的技術標準，制造成本高。

針對上述問題，有必要提出一種設計合理且可以有效解決上述問題的一種扇出式封裝方法及封裝結構。

發明內容

本發明旨在至少解決現有技術中存在的技術問題之一，提供一種扇出式封裝方法及封裝結構。

本發明的一個方面，提供一種扇出式封裝方法，所述方法包括：

提供晶圓載盤和面板載片；

將多組功能芯片的正面以第一陣列的形式固定在所述晶圓載盤的表面，在所述多組功能芯片的背面形成第一塑封層；

將所述多組功能芯片與所述晶圓載盤分離，在所述多組功能芯片的正面形成高密度互連布線層；

將所述多組功能芯片進行切割，并以第二陣列的形式將形成有所述高密度互連布線層的一側固定在所述面板載片的表面；

將多個第一芯片和多個無源器件的第一表面固定在所述面板載片的表面；

在所述多組功能芯片背離所述高密度互連布線層的一側，以及在所述多個第一芯片和所述多個無源器件的第二表面形成第二塑封層；

將所述多組功能芯片、所述多個第一芯片以及所述多個無源器件與所述面板載片分離，在所述高密度互連布線層上形成低密度互連布線層。

可選的，所述第一介電層和所述第二介電層的介電材料不同。

可選的，所述在所述多組功能芯片的正面形成高密度互連布線層，包括：

在所述第一塑封層和所述多組功能芯片的正面形成第一介電層；

圖形化所述第一介電層，形成多個第一開口；

在所述圖形化后的第一介電層表面形成第一金屬互連層；

圖形化所述第一金屬互連層，形成所述高密度互連布線層。

可選的，所述在所述高密度互連布線層表面形成低密度互連布線層，包括：

在所述高密度互連布線層的表面、所述多個第一芯片以及所述多個無源器件的第一表面形成第二介電層；