[發明專利]扇出式堆疊芯片的封裝方法及封裝結構

在審

• 申請號: 202111493814.X
• 申請日: 2021-12-08
• 公開（公告）號: CN114171402A
• 公開（公告）日: 2022-03-11
• 發明（設計）人: 杜茂華
• 申請（專利權）人: 通富微電子股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L21/603;H01L23/16;H01L23/31;H01L23/48;H01L23/535
• 代理公司: 北京中知法苑知識產權代理有限公司 11226
• 代理人: 李明;趙吉陽

本發明提供一種扇出式堆疊芯片的封裝方法及封裝結構，該方法包括：將第一芯片固定在假片上的槽體內，第一芯片和假片均設置有多個導電通孔；將第二芯片分別與假片和第一芯片進行熱壓鍵合，第二芯片在假片上的正投影落在假片的內側；形成第一塑封層，第一塑封層包裹第二芯片；形成第二塑封層，第二塑封層包裹第一芯片、假片、第二芯片和第一塑封層；在假片和第一芯片背離第二芯片的表面形成重布線層，重布線層通過導電通孔與第一芯片電連接。本發明通過假片和第一塑封層分別將第一芯片和第二芯片進行晶圓擴展，然后進行晶圓級熱壓鍵合，實現高密度互連的同時提高生產效率。導電通孔和扇出式重布線技術降低了封裝尺寸，實現超薄的多層高密度堆疊封裝。

技術領域

本發明屬于半導體封裝技術領域，具體涉及一種扇出式堆疊芯片的封裝方法及封裝結構。

背景技術

電子產品的體積越來越小，功能越來越強。隨之需要半導體封裝更加輕薄，互連密度更高。傳統的封裝無法滿足未來的需求。圖1為典型的傳統多層芯片封裝結構，芯片1，2通過貼片膜3，4垂直堆疊在基板6上，芯片1，2通過金線5與基板6形成連接。芯片1，2和金線5通過塑封料7保護。整個封裝通過焊球8與外界進行連接。在目前的封裝中，由于金線成型的高度限制，以及塑封料到金線保護距離限制，塑封料到芯片2表面的高度受到嚴格限制，無法持續降低。同時基板工藝由于材料限制以及基板強度的限制，超薄基板的生產難度極大，這些都限制了傳統封裝在超薄多層封裝中的應用。而且不管是傳統打線連接，還是倒轉焊連接，焊盤間距都在30um以上，持續縮小的難度極大。

針對上述問題，有必要提出一種設計合理且可以有效解決上述問題的一種扇出式堆疊芯片的封裝方法及封裝結構。

發明內容

本發明旨在至少解決現有技術中存在的技術問題之一，提供一種扇出式堆疊芯片封裝結構及封裝方法。

本發明的一方面提供一種扇出式堆疊芯片的封裝方法，所述方法包括：

將第一芯片固定在假片上的槽體內，所述第一芯片和所述假片均設置有多個導電通孔；

將第二芯片分別與所述假片和所述第一芯片進行熱壓鍵合，所述第二芯片在所述假片上的正投影落在所述假片的內側；

形成第一塑封層，所述第一塑封層包裹所述第二芯片；

形成第二塑封層，所述第二塑封層包裹所述第一芯片、所述假片、所述第二芯片和所述第一塑封層；

在所述假片和所述第一芯片背離所述第二芯片的表面形成重布線層，所述重布線層通過所述導電通孔與所述第一芯片電連接。

可選的，所述第一芯片和所述假片朝向所述第二芯片的表面設置有第一鈍化層和金屬焊盤，所述第二芯片朝向所述第一芯片的表面設置有第二鈍化層和導電凸塊；

所述將第二芯片分別與所述假片和所述第一芯片進行熱壓鍵合，包括：

將所述金屬焊盤與所述導電凸塊進行熱壓鍵合。

可選的，所述將第二芯片分別與所述假片和所述第一芯片進行熱壓鍵合之前，所述方法還包括：

形成非導電膠層，所述非導電膠層包裹所述導電凸塊。

可選的，在將第二芯片分別與所述假片和所述第一芯片進行熱壓鍵合之前，所述方法還包括：

在所述假片和所述第一芯片的表面形成粘合膠，并使得部分所述粘合膠填充至所述假片和所述第一芯片之間的縫隙中；

將所述假片和所述第一芯片表面的粘合膠去除，以露出所述假片和所述第一芯片的所述第一鈍化層和所述金屬焊盤。

可選的，所述形成所述第二塑封層，包括：

將鍵合后的所述第一芯片和所述假片進行減薄，露出所述第一芯片和所述假片的導電通孔；