[發明專利]數字異步通信系統中采樣脈沖的生成方法

在審

• 申請號: 202111485076.4
• 申請日: 2021-12-07
• 公開（公告）號: CN114363125A
• 公開（公告）日: 2022-04-15
• 發明（設計）人: 周健愷;李捷
• 申請（專利權）人: 上海華虹集成電路有限責任公司;北京中電華大電子設計有限責任公司
• 主分類號: H04L25/02
• 分類號: H04L25/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了一種“數字異步通信系統中采樣脈沖的生成方法”，該技術主要用于數據通信過程中對收發數據的采樣。針對一定速率范圍內的異步通信，該項技術能夠靈活地對收發數據產生所需的采樣脈沖。同時該項技術利用誤差積分器實現了小數分頻，以保證在每個采樣周期時間不能完全平均分配的情況下，通過誤差積分器數值的調節，使得每個采樣周期的誤差控制在一個時鐘周期以內，最終保證了每一幀數據的采樣誤差均控制在極低的范圍內。該技術在數字通信領域有較為實際的應用價值。

技術領域

本發明涉及數字通信領域的采樣技術，尤其適用于通用異步收發器中收發數據時采樣脈沖的生成。

背景技術

在異步通信過程中，通常會對收發數據的中點進行采樣以獲取該比特數據的邏輯值。如果通信時處于噪聲較大的環境中，單次采樣得到的信號有可能被噪聲干擾而造成錯誤的結果，此時則需要增加過采樣以進行“投票”判斷，最大程度地排除噪聲干擾，在通信速率與抗噪聲之間獲得最優平衡。單次采樣時，需要找到數據位的中點；而多次采樣時，以8倍和16倍為例，則需要精確的找到數據位的8等分點和16等分點。無論是單次采樣還是多次采樣，首先需要的是對數據位等分點實現定位并產生采樣時鐘脈沖。如果在時鐘一定的情況下，直接用時鐘去分頻生成采樣脈沖，又會面臨新的問題。假如采樣等分點之間的時間間隔相對于當前的時鐘周期不是一個整數倍關系，即等分點位于兩個時鐘脈沖之間。此時可選的辦法之一是引入倍頻電路，獲得較為高頻的時鐘來逼近該采樣點以解決該問題，但是這必然使電路變得很復雜且極大的增加了功耗。本專利就是針對該問題引入誤差積分器實現了小數分頻，在時鐘固定的情形下，若等分點之間的時間間隔相對于當前的時鐘周期不是一個整數倍關系時，通過引入誤差補償而支持更寬的傳輸波特率范圍，且最終不會造成誤差的無限累積。

發明內容

a)在進行異步通信的過程中，針對不同的通信速率或波特率，1bit數據的時間長度會隨波特率的變化而變化。同時還要根據采樣次數對1bit數據的時長進行平均分配，以便在均勻的時間間隔內產生采樣脈沖。本發明專利通過引入誤差積分器實現小數分頻，通過誤差補償的方式以極小的誤差代價實現了采樣脈沖的生成，通過仿真和fpga實測均具有理想的效果。

b)該項發明的原理框圖如圖1所示。包含一個波特率計數器，一個誤差積分器，一個多路選擇器MUX和一個脈沖生成器。波特率計數器與多路選擇器MUX相連；多路選擇器MUX與脈沖生成器相連；誤差積分器與采樣脈沖和brr波特率寄存器值相連，其輸出與多路選擇器MUX相連，控制下一周期計數的時鐘周期。UART CLK為異步通信的內部時鐘，用于生成采樣脈沖；BRR為波特率信息，用于調整波特率的數值。在每次通信時，波特率計數器會根據當前的波特率和采樣次數來計算單比特數據的等分采樣點；由于等分點的間距可能不是一個整數值，故無法在該點實現采樣脈沖的生成，所以波特率計數器會尋找距離等分點最近的一個時鐘脈沖來作為該點的采樣脈沖，并同時由誤差積分器來累積該誤差；當經過多次采樣后，誤差的累積大于一個UART CLK時，MUX則會選擇經過補償一個UART CLK的計算結果來用于采樣脈沖的生成。最終每一個采樣脈沖距離采樣等分點的時間間距均會小于一個UARTCLK。隨著數據的傳輸，采樣會伴隨著誤差補償，因而誤差不會被無限累積，最終每一幀數據的收發平均誤差可以做到很小。當UART CLK為32.768K Hz，設定波特率為9600，且每比特單次采樣時，利用該技術發送單幀數據的理論誤差值僅為0.1949％。

附圖說明

圖1：發明專利原理框圖

圖2：設定16倍采樣時的采樣脈沖仿真圖

圖3：誤差積分器無需補償時的采樣脈沖仿真結果

圖4：誤差積分器需要補償時的采樣脈沖仿真結果

具體實施方式