[發(fā)明專利]一種窗口自對準(zhǔn)的分柵型半浮柵晶體管及其制備方法

在審

• 申請?zhí)枺?/td>: 202111437262.0
• 申請日: 2021-11-30
• 公開（公告）號: CN114141629A
• 公開（公告）日: 2022-03-04
• 發(fā)明（設(shè)計(jì)）人: 晁鑫;王晨;焦慧芳;李檀;陳琳;孫清清;張衛(wèi)
• 申請（專利權(quán)）人: 復(fù)旦大學(xué)
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/423;H01L29/788
• 代理公司: 北京得信知識產(chǎn)權(quán)代理有限公司 11511
• 代理人: 孟海娟

本發(fā)明公開一種窗口自對準(zhǔn)的分柵型半浮柵晶體管及其制備方法。通過將半浮柵晶體管的基本功能嵌入到硅襯底中，形成器件的垂直結(jié)構(gòu)，極大地降低半浮柵晶體管單元的面積。此外，在形成半浮柵區(qū)域時，通過對多晶硅刻蝕深度的控制，形成窗口的自對準(zhǔn)，有助于調(diào)控窗口處編程效率和反偏漏電流的大小。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體涉及一種窗口自對準(zhǔn)的分柵型半浮柵晶體管及其制備方法。

背景技術(shù)

目前，1T1C結(jié)構(gòu)的DRAM器件是集成電路芯片中的主流，但隨著器件尺寸越來越小，該結(jié)構(gòu)的器件正面臨越來越多的問題，比如DRAM器件需要64ms刷新一次，因此電容器的電容值須保持在一定數(shù)值以上以保證足夠長的電荷保持時間，但隨著集成電路特征尺寸的縮小，大電容的制造已經(jīng)越來越困難，且占據(jù)了較大的制造成本。

半浮柵晶體管(SFGT)作為一種新型無電容的存儲器件，具有操作速度快，單元面積小，芯片密度高等優(yōu)點(diǎn)。分柵結(jié)構(gòu)的半浮柵晶體管將控制柵分成兩部分，通過適當(dāng)?shù)牟僮麟妷海梢詷O大地提高器件的保持能力。

根據(jù)實(shí)際工藝，半浮柵晶體管窗口的大小受工藝偏差的影響較大，而窗口的大小影響半浮柵晶體管的窗口處的反偏漏電流以及編程效率，因此，精確控制半浮柵晶體管的窗口大小對于器件的性能有著重要的意義。

發(fā)明內(nèi)容

本發(fā)明公開一種窗口自對準(zhǔn)的分柵型半浮柵晶體管制備方法，包括以下步驟：在襯底的器件制作區(qū)進(jìn)行N型離子注入形成器件源端，然后外延生長P型硅層并進(jìn)行N型離子注入，形成P型溝道區(qū)和N阱區(qū)；刻蝕形成U形溝槽，所述U形溝槽貫穿所述N阱區(qū)和P型溝道區(qū)；在所述U形溝槽的底部和側(cè)壁形成第一柵氧化層，使位于側(cè)壁的第一柵氧化層的頂部高于所述P型溝道區(qū)的頂部；淀積第一多晶硅層使其填充所述U形溝槽，并刻蝕使其上表面高于所述第一柵氧化層的高度，形成半浮柵與N阱區(qū)的接觸窗口；對所述第一多晶硅層的中間區(qū)域進(jìn)行刻蝕，使位于所述U形溝槽底部的部分第一柵氧化層暴露，形成控制柵制作區(qū)域；淀積第二柵氧化層，使其覆蓋所述半浮柵表面，然后淀積N型第二多晶硅層形成控制柵，使其填充所述控制柵制作區(qū)域，所述控制柵的上表面與所述半浮柵上表面持平；刻蝕所述控制柵上方的第二柵氧化層，然后淀積第三柵氧化層，使其覆蓋所述半浮柵和控制柵表面，并延伸覆蓋N阱區(qū)表面；在所述第三柵氧化層上形成分離柵介質(zhì)層，在分離柵介質(zhì)表面淀積第三多晶硅層，對所述第三多晶硅層、所述分離柵介質(zhì)層和第三柵氧化層進(jìn)行刻蝕，使位于邊緣的N阱區(qū)表面露出，形成分離柵結(jié)構(gòu)；在所述分離柵結(jié)構(gòu)兩側(cè)形成側(cè)墻，進(jìn)行N型離子注入，形成漏端和分離柵，完成分柵型半浮柵晶體管的制作。

本發(fā)明的的窗口自對準(zhǔn)的分柵型半浮柵晶體管制備方法中，優(yōu)選為，形成第一柵氧化層的步驟具體包括：在器件表面淀積第一柵氧化層，并在U形溝槽內(nèi)填充第二氮化硅層；然后化學(xué)機(jī)械拋光第二氮化硅層至頂部的第一柵氧化層高度；接著回刻第二氮化硅層至高于所述P型溝道區(qū)的高度；而后各向同性刻蝕預(yù)留第二氮化硅層之上的位于U形溝槽側(cè)壁和頂部的第一柵氧化層，然后去除第二氮化硅層完成第一柵氧化層的制作。

本發(fā)明還公開一種窗口自對準(zhǔn)的分柵型半浮柵晶體管，包括：襯底，其為N型，作為器件源端，其上形成有P型溝道區(qū)和N阱區(qū)；U形溝槽，其貫穿所述N阱區(qū)及P型溝道區(qū)；第一柵氧化層，形成在所述U形溝槽的底部和側(cè)壁，且位于側(cè)壁的第一柵氧化層的頂部高于所述P型溝道區(qū)的頂部；半浮柵和控制柵，形成在所述U形溝槽中，其中，所述控制柵居中，所述半浮柵位于外側(cè)，所述控制柵與所述半浮柵之間形成有第二柵氧化層，且所述控制柵的高度與所述半浮柵高度相同，所述半浮柵覆蓋U形溝槽側(cè)壁的第一柵氧化層，且與所述N阱區(qū)形成接觸窗口；第三柵氧化層，覆蓋所述U形溝槽，并延伸覆蓋部分N型阱區(qū)表面；分離柵介質(zhì)層和分離柵，所述分離柵介質(zhì)覆蓋所述第三柵氧化層，所述分離柵覆蓋所述分離柵介質(zhì)并完全填充所述U形溝槽；側(cè)墻，形成在所述分離柵兩側(cè)；漏端，形成在所述側(cè)墻兩側(cè)、所述N型阱區(qū)中，其中，所述控制柵采用N型多晶硅，所述分離柵采用N型多晶硅。

有益效果：