[發明專利]FPGA芯片的初始化電路和初始化方法在審
| 申請號： | 202111424237.9 | 申請日： | 2021-11-26 |
| 公開（公告）號： | CN114155900A | 公開（公告）日： | 2022-03-08 |
| 發明（設計）人： | 薛慶華;王海力 | 申請（專利權）人： | 京微齊力（北京）科技有限公司 |
| 主分類號： | G11C16/20 | 分類號： | G11C16/20 |
| 代理公司： | 北京億騰知識產權代理事務所(普通合伙) 11309 | 代理人： | 陳霽 |
| 地址： | 100190 北京市海淀區*** | 國省代碼： | 北京;11 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | fpga 芯片 初始化 電路 方法 | ||
1.一種FPGA芯片的初始化電路，其特征在于，包括：數據通路、輸入輸出模塊、配置存儲器和嵌入式存儲器；
所述數據通路用于接收數據；
所述輸入輸出模塊用于將所述數據中所述嵌入式存儲器對應的數據傳輸至所述配置存儲器進行存儲，并可將所述嵌入式存儲器中存儲的數據傳輸至片外輸出；
所述配置存儲器用于存儲所述輸入輸出模塊傳輸的數據的區域包括第一區域、第二區域、第三區域和第四區域，所述第一區域、第二區域、第三區域和第四區域分別與所述嵌入式存儲器的數據輸入端、地址輸入端、片選使能端、寫使能端一一對應連接；
所述嵌入式存儲器用于基于所述第一區域、第二區域、第三區域和第四區域分別存儲的數據進行動作；
在第一初始化階段，通過所述數據通路、所述輸入輸出模塊、所述第一區域、第二區域、第三區域和第四區域，將所述嵌入式存儲器的初始數據、初始化地址、片選命令、寫命令分別傳輸至對應的所述嵌入式存儲器的數據輸入端、地址輸入端、片選使能端及寫使能端；
在第二初始化階段，所述嵌入式存儲器將所述初始數據寫入所述初始化地址對應的多個存儲單元以實現初始化。
2.根據權利要求1所述的初始化電路，其特征在于，所述初始化電路還包括：
第一選通器，連接所述數據通路和所述輸入輸出模塊的數據輸入端，用于在初始化階段將所述數據選通至所述輸入輸出模塊的數據輸入端，以使所述輸入輸出模塊將所述數據中所述嵌入式存儲器對應的數據傳輸至所述配置存儲器進行存儲，跳過所述配置存儲器之外的其他配置存儲器的輸入輸出模塊。
3.根據權利要求1所述的初始化電路，其特征在于，
所述配置存儲器存儲所述輸入輸出模塊傳輸的數據的區域還包括第五區域，所述第五區域連接所述嵌入式存儲器的讀使能端；
所述嵌入式存儲器還用于基于所述第二區域和第五區域存儲的數據進行動作；
在第一回讀階段，通過所述數據通路、所述輸入輸出模塊、所述第二區域、所述第五區域，將所述嵌入式存儲器的回讀地址、讀命令分別傳輸至對應的所述嵌入式存儲器的地址輸入端、讀使能端；其中，所述初始化地址對應的多個存儲單元包括所述回讀地址對應的多個存儲單元；
在第二回讀階段，所述嵌入式存儲器讀出所述回讀地址對應的多個存儲單元存儲的數據以輸出初始化后數據。
4.根據權利要求3所述的初始化電路，其特征在于，
所述配置存儲器，還用于存儲所述嵌入式存儲器輸出的所述初始化后數據；
所述輸入輸出模塊，還用于讀出所述配置存儲器存儲的所述初始化后數據；
所述數據通路，還用于接收所述輸入輸出模塊輸出的所述初始化后數據。
5.根據權利要求4所述的FPGA芯片，其特征在于，所述FPGA芯片還包括：
第二選通器，連接所述數據通路和所述輸入輸出模塊的數據輸出端，用于在回讀階段將所述輸入輸出模塊的數據輸出端輸出的所述初始化后數據選通至所述數據通路。
6.根據權利要求3所述的初始化電路，其特征在于，所述初始化電路還包括：
輸出移存器，連接所述嵌入式存儲器的數據輸出端和數據通路，用于將所述嵌入式存儲器的數據輸出端輸出的初始化后數據輸出至所述數據通路。
7.根據權利要求6所述的FPGA芯片，其特征在于，所述FPGA芯片還包括：
第三選通器，連接所述數據通路和所述輸出移存器的數據輸出端，用于將所述輸出移存器的數據輸出端輸出的所述第二數據選通至所述數據通路上。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于京微齊力（北京）科技有限公司，未經京微齊力（北京）科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202111424237.9/1.html，轉載請聲明來源鉆瓜專利網。
