[發明專利]電力設備巡檢FPGA控制接口電路

在審

• 申請號: 202111344182.0
• 申請日: 2021-11-15
• 公開（公告）號: CN114063510A
• 公開（公告）日: 2022-02-18
• 發明（設計）人: 任娜;王洪江;王黎明;張楠
• 申請（專利權）人: 沈陽工程學院
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 暫無信息
• 代理人: 暫無信息

電力設備巡檢FPGA控制接口電路屬于巡檢控制技術領域，尤其涉及一種電力設備巡檢FPGA控制接口電路。本發明提供一種電力設備巡檢FPGA控制接口電路。本發明包括FPGA控制部分、數據保存部分和接口部分，其特征在于FPGA控制部分的信號傳輸端口分別與單片機控制部分的信號傳輸端口、接口部分的信號傳輸端口、數據保存部分的信號傳輸端口相連；所述FPGA控制部分包括主控芯片部分、第一存儲部分、第二存儲部分、晶振部分和JTAG接口，主控芯片部分分別與第一存儲部分、第二存儲部分、晶振部分和JTAG接口相連。

技術領域

本發明屬于巡檢控制技術領域，尤其涉及一種電力設備巡檢FPGA控制接口電路。

背景技術

在大型風電站、大型光伏電站、大型變電站等大型電力站場，每日的日常巡檢是提早發現故障的必要手段。而當前的巡檢方式通常是人為徒步驅車巡檢。人為巡檢速度慢，效率低，容易漏檢，對人員要求和人員成本均較高。

發明內容

本發明就是針對上述問題，提供一種電力設備巡檢FPGA控制接口電路。

為實現上述目的，本發明采用如下技術方案，本發明包括FPGA控制部分、數據保存部分和接口部分，其特征在于FPGA控制部分的信號傳輸端口分別與單片機控制部分的信號傳輸端口、接口部分的信號傳輸端口、數據保存部分的信號傳輸端口相連；

所述FPGA控制部分包括主控芯片部分、第一存儲部分、第二存儲部分、晶振部分和JTAG接口，主控芯片部分分別與第一存儲部分、第二存儲部分、晶振部分和JTAG接口相連。

作為一種優選方案，本發明所述主控芯片部分采用EP4CE10F17C8芯片U28，U28的R4、T4、T3、R3、T5、R5、T6、R6、T7、R7、P8、N8、T8、R8、T2引腳分別與SDRAM_CLK、SDRAM_D13、SDRAM_D13、SDRAM_D0、SDRAM_D12、SDRAM_D2、SDRAM_D11、SDRAM_D3、SDRAM_D10、SDRAM_D4、SDRAM_D8、SDRAM_D7、SDRAM_D9、SDRAM_D6、SDRAM_D15對應相連，U28的K5、L4、J1、J2、L6、K6、J6、K1、K2、L1、L2、L3、N1、N2、P1、P2引腳分別與U2_PD0、U2_PD1、U2_PD2、U2_PD3、U2_PD4、U2_PD5、U2_PD6、U2_PD7、U2_PD8、U2_PD9、U2_PD10、U2_PD11、U2_PD12、U2_PD13、U2_PD14、U2_PD15對應相連，U28的C1、H2腳分別與EPCS_ASDO、EPCS_DATA0對應相連，U28的B16、C16腳分別與I2C1_SDA、I2C1_SCL對應相連，U28的N13、M12、L12、K12、 J14、J12、J16、J15、 K16、K15、L16、L15、N16、N15、P16、R16腳分別與HDMI_CEC_A、HDMI_HPD、SD_D0、SD_D1、SD_D2、SD_D3、SD_CMD、SD_CLK、HDMI_TX2_N、HDMI_TX2_P、HDMI_TX1_N、HDMI_TX1_P、HDMI_TX0_N、HDMI_TX0_P、HDMI_TXC_N、HDMI_TXC_P對應相連，U28的N11、M10、T9、R9、L9、M9、N9、P9、P11、T10、R10、T11、R11、T12、R12、T13、R13、 R14、 T15、T14、P14、N12、M11腳分別與SDRAM_A3、SDRAM_DM0、SDRAM_D1、SDRAM_CKE、SDRAM_WE、SDRAM_DM1、SDRAM_A2、SDRAM_A9、SDRAM_A0、SDRAM_A8、SDRAM_CAS、SDRAM_A7、SDRAM_RAS、SDRAM_A6、SDRAM_CS、SDRAM_A5、SDRAM_BA0、SDRAM_BA1、SDRAM_A10、SDRAM_A4、SDRAM_A1、SDRAM_A11、SDRAM_A12對應相連，U28的E3、G3、K3、M3、T1、P7、P4、P10、P13、T16、K14、M14、E14、G14、A16、C10、C13、A1、C4、C7腳接+3.3V，U28的G10、G6、G7、G8、G9、H11、H6、K7、N4、D13腳接+1.2V，U28的L5、F12腳接+2.5V；U28的H8、H7、H16、H15、H10、G4、G13、E4、E2、E13、D7、D10、C5、C12、B2、B15、H9、J10、J7、J8、J9、K13、K4、M13、M4、N10、N7、P12、P5、R15、R2、M5、E12接GND，U28的H14腳通過電阻R275分別與+3.3V、電阻R280一端、電阻R281一端相連，U28的H1腳接EPCS_CLK，U28的H13腳分別與U28的G12腳、電阻R279一端、GND、電阻R282一端相連，U28的H12腳分別與+2.5V、電阻R283一端、電阻R284一端相連，U28的J3腳接R279另一端，U28的H5腳接R280另一端，U28的F4腳接R281另一端，U28的H3腳分別與R282另一端、JTAG_TCK相連，U28的H4腳分別與電阻R283另一端、JTAG_TDI相連，U28的J4腳接JTAG_TDO，U28的J5腳分別與JTAG_TMS、R284另一端相連；U28的E1、M15腳分別與FPGA_CLK、NRST對應相連。