[發(fā)明專利]FPGA+DSP實(shí)現(xiàn)高速高精度伺服控制器

在審

• 申請(qǐng)?zhí)枺?/td>: 202111284326.8
• 申請(qǐng)日: 2021-11-01
• 公開（公告）號(hào): CN113890425A
• 公開（公告）日: 2022-01-04
• 發(fā)明（設(shè)計(jì)）人: 曾買平;羅志強(qiáng);劉波;張時(shí)望
• 申請(qǐng)（專利權(quán)）人: 深圳市鑫輝微電子有限公司
• 主分類號(hào): H02P6/00
• 分類號(hào): H02P6/00;H02P6/08;H02P6/16;H02P6/28;H02P21/00;H02P21/22;H02P25/02
• 代理公司: 重慶百潤(rùn)洪知識(shí)產(chǎn)權(quán)代理有限公司 50219
• 代理人: 劉立春

1.FPGA+DSP實(shí)現(xiàn)高速高精度伺服控制器，其特征在于：包括FPGA處理器、DSP處理器、旋變解碼器、兩路激勵(lì)驅(qū)動(dòng)電路、電流采集電路、模數(shù)轉(zhuǎn)換器和電機(jī)控制電路；

旋變解碼器的激勵(lì)信號(hào)輸出端與激勵(lì)驅(qū)動(dòng)電路的輸入端連接，旋變解碼器的數(shù)據(jù)端口與FPGA處理器連接，旋變解碼器的差分旋轉(zhuǎn)信號(hào)輸入端與定子繞組的端部連接，定子繞組與設(shè)置在電機(jī)轉(zhuǎn)子上的初級(jí)繞組耦合，初級(jí)繞組的兩端分別與兩路激勵(lì)驅(qū)動(dòng)電路的輸出端連接；

電流采集電路的采集端連接至電機(jī)的端子用于采集端子電流；

電流采集電路的輸出端通過模數(shù)轉(zhuǎn)換器與FPGA處理器連接，電機(jī)控制電路與FPGA處理器和電機(jī)的端子連接，電機(jī)控制電路用于控制電機(jī)的端子上的電信號(hào)的大小和相位；

DSP處理器與FPGA處理器連接，DSP處理器用于與外部器件連接。

2.根據(jù)權(quán)利要求1所述的FPGA+DSP實(shí)現(xiàn)高速高精度伺服控制器，其特征在于：所述激勵(lì)驅(qū)動(dòng)電路包括依次連接的放大電路和推挽電路；放大電路包括運(yùn)算放大器，運(yùn)算放大器的反相輸入端與所述旋變解碼器的激勵(lì)信號(hào)輸出端連接，運(yùn)算放大器的正相輸入端接入外部電信號(hào)；運(yùn)算放大器的輸出端與推挽電路的輸入端連接，推挽電路的輸出端與所述初級(jí)繞組的端子連接。

3.根據(jù)權(quán)利要求1所述的FPGA+DSP實(shí)現(xiàn)高速高精度伺服控制器，其特征在于：所述電流采集電路包括兩路電流傳感器和一路采集電路，兩路電流傳感器和采集電路分別對(duì)電機(jī)的三個(gè)端子的電流信號(hào)進(jìn)行采集。

4.根據(jù)權(quán)利要求1所述的FPGA+DSP實(shí)現(xiàn)高速高精度伺服控制器，其特征在于：所述電機(jī)控制電路包括三路光耦合器，光耦合器的控制端與所述FPGA處理器連接，光耦合器的輸出端作為開關(guān)設(shè)置在電機(jī)的端子與電源連接的線路上。

5.根據(jù)權(quán)利要求1所述的FPGA+DSP實(shí)現(xiàn)高速高精度伺服控制器，其特征在于：還包括電源電路，電源電路輸出匹配的電信號(hào)至所述FPGA處理器、DSP處理器、旋變解碼器、兩路激勵(lì)驅(qū)動(dòng)電路、電流采集電路、模數(shù)轉(zhuǎn)換器、電機(jī)控制電路和電機(jī)。

6.根據(jù)權(quán)利要求1所述的FPGA+DSP實(shí)現(xiàn)高速高精度伺服控制器，其特征在于：所述FPGA處理器內(nèi)部集成電機(jī)矢量控制算法，DSP處理器內(nèi)部集成實(shí)現(xiàn)伺服電機(jī)的轉(zhuǎn)矩、轉(zhuǎn)速和位置控制算法，F(xiàn)PGA的FOC算法具有獨(dú)立的電流環(huán)，保障電機(jī)不過載運(yùn)行導(dǎo)致電機(jī)或控制器損壞。