[發明專利]一種CMOS圖像傳感器的像素陣列讀出結構

在審

• 申請號: 202111283729.0
• 申請日: 2021-11-01
• 公開（公告）號: CN113992872A
• 公開（公告）日: 2022-01-28
• 發明（設計）人: 朱程舉;尤六一;羅杰
• 申請（專利權）人: 成都善思微科技有限公司
• 主分類號: H04N5/374
• 分類號: H04N5/374;H04N5/378;H04N5/357;H04N5/361
• 代理公司: 成都行之智信知識產權代理有限公司 51256
• 代理人: 陳令軒

本發明公開了一種CMOS圖像傳感器像素陣列的讀出結構，包括CMOS圖像傳感器像素陣列和設置在所述CMOS圖像傳感器像素陣列上的積分器電路陣列；還包括電荷釋放電路陣列，所述電荷釋放電路陣列設置在遠離所述積分器電路陣列的一側，且所述電荷釋放電路陣列中的電荷釋放電路分別與所述CMOS圖像傳感器像素陣列中的列信號線電連接。本發明的目的在于提供一種CMOS圖像傳感器的像素陣列讀出結構，通過在CMOS圖像傳感器像素陣列遠離積分器電路陣列的一側加入電荷釋放電路陣列，使得將壞列中像素累積的電荷清除掉，從而使其不影響相鄰的列。

技術領域

本發明涉及圖像傳感器技術領域，具體涉及一種CMOS圖像傳感器的像素陣列讀出結構。

背景技術

現有的CMOS圖像傳感器的像素陣列讀出結構如圖1所示，每一列像素只有一條信號線，而這條信號線的長度超過10cm，而其寬度一般只有1um～2um，所以列信號線在像素區域部分很容易出現斷線的情況。

列信號線斷線會導致部分像素的光生電荷不斷積累，如圖3所示，圖3中三個PN節相鄰排列，中間PN結開關斷開，在光照下，PN節不斷積累光生電荷，PN結陰極的電壓不斷降低，如果PN結兩端的電壓大于二極管導通電壓，則在襯底和該PN結之間存在電流。左右兩側的PN結在光照下產生的電荷被異常的PN接吸收，導致左右兩側的PN結信號異常。因此，如果是一列像素的信號線斷掉，就會產生連續的三列甚至五列連續壞線。

而在圖像后期處理中，單獨的一條壞線可以通過校準消除，但是連續的多條壞線無法通過校準消除，因此當存在連續的多條壞線時，這個探測器都不能用于成像，只能報廢。

發明內容

本發明的目的在于提供一種CMOS圖像傳感器的像素陣列讀出結構，通過在CMOS圖像傳感器像素陣列遠離積分器電路陣列的一側加入電荷釋放電路陣列，使得將壞列中像素累積的電荷清除掉，從而使其不影響相鄰的列。

本發明通過下述技術方案實現：

一種CMOS圖像傳感器像素陣列的讀出結構，包括CMOS圖像傳感器像素陣列和設置在所述CMOS圖像傳感器像素陣列上的積分器電路陣列；還包括電荷釋放電路陣列，所述電荷釋放電路陣列設置在遠離所述積分器電路陣列的一側，且所述電荷釋放電路陣列中的電荷釋放電路分別與所述CMOS圖像傳感器像素陣列中的列信號線電連接。

優選地，所述電荷釋放電路包括NMOS管、開關管以及單位增益電壓緩沖放大器；

所述單位增益電壓緩沖放大器的輸出端與所述NMOS管的柵極和漏極連接，所述NMOS管的源極與所述開關管的漏極連接，所述開關管的源極與所述列信號線連接。

優選地，所有的所述電荷釋放電路共用一個所述單位增益電壓緩沖放大器。

優選地，還包括行選通電路陣列，所述行選通電路陣列中的行選通電路分別與所述CMOS圖像傳感器像素陣列中的每一行行選信號線電連接。

優選地，所述行選通電路包括D觸發器和buffer電路，所述D觸發器的輸出端與所述帶buffer電路的輸入端連接，所述buffer電路的輸出端與所述行選信號線電連接。

優選地，所述行選通電路包括D觸發器和帶高阻輸出模式的buffer電路，所述帶高阻輸出模式的buffer電路的第一輸入端和所述D觸發器的輸出端電連接，所述帶高阻輸出模式的buffer電路的第二輸入端用于接收高阻模式控制信號，所述帶高阻輸出模式的buffer電路的輸出端與所述行選信號線電連接。

優選地，所述行選通電路陣列由串聯的所述行選通電路構成。

優選地，所述行選通電路陣列設置為至少2個。

優選地，當所述行選通電路陣列設置為2個時，所述行選通電路陣列設置于所述CMOS圖像傳感器像素陣列的兩側，且均與所述行選信號線電連接。