[發明專利]一種可配置交叉開關電路及基于其的可配置交叉開關電路

在審

• 申請號: 202111193694.1
• 申請日: 2021-10-13
• 公開（公告）號: CN113935465A
• 公開（公告）日: 2022-01-14
• 發明（設計）人: 林廣棟;陸俊峰;顧大曄;黃光紅
• 申請（專利權）人: 安徽芯紀元科技有限公司
• 主分類號: G06N3/04
• 分類號: G06N3/04;G06N3/063
• 代理公司: 合肥律眾知識產權代理有限公司 34147
• 代理人: 趙娟

本發明提出一種可配置交叉開關電路及基于其的卷積運算電路，可配置交叉開關電路包括運算單元陣列前側的讀交叉開關陣列和運算單元陣列前側的寫交叉開關陣列；輸入特征圖導入輸入存儲器堆，經過讀交叉開關陣列輸入運算單元陣列，運算單元陣列將計算出的輸出特征圖，經過寫交叉開關寫入輸出存儲器堆，每個周期同列讀開關和同行寫開關均最多僅有一個開關閉合。基于本發明的卷積運算電路進行二維卷積運算，輸入特征圖數據僅需導入片上存儲器一次，即可完成二維卷積運算，不需要反復把輸入特征圖數據導入存儲器，也不需要把輸入特征圖數據在存儲器之間進行傳輸，提高了二維卷積計算的性能、降低了能耗。

技術領域

本發明涉及卷積運算技術領域，尤其是一種可配置交叉開關電路及基于其的可配置交叉開關電路。

背景技術

卷積層是卷積神經網絡的基礎層之一，卷積運算是深度學習領域最常見的運算之一，其計算量占據卷積神經網絡計算量的90％以上。近年來，隨著深度學習技術在計算機視覺、語音處理等領域的廣泛應用，很多提高深度學習模型執行效率的硬件加速器被提出，其中支持卷積運算的常見電路為脈動陣列。圖1為利用脈動陣列計算3x3滑動窗口的二維卷積運算示意圖，脈動陣列能夠高效計算二維卷積運算一行輸出特征圖的結果。當計算第一行輸出特征圖，則需要將第一行輸入特征圖數據導入第一塊存儲器，將第二行輸入特征圖數據導入第二塊存儲器，將第三行輸入特征圖數據導入第三塊存儲器；當計算第二行輸出特征圖，則需要將第二行輸入特征圖數據導入第一塊存儲器，將第三行輸入特征圖數據導入第二塊存儲器，將第四行輸入特征圖數據導入第三塊存儲器；當計算第三行輸出特征圖，則需要將第三行輸入特征圖數據導入第一塊存儲器，將第四行輸入特征圖數據導入第二塊存儲器，將第五行輸入特征圖數據導入第三塊存儲器。

在上述示例的整個卷積運算過程中，第三行輸入特征圖數據被反復導入存儲器堆中三塊不同的存儲器中。然而，在集成電路中，消耗在數據傳輸上的能量遠高于消耗在數據計算上的能量，顯然上述數據導入方式將消耗更多的能量，反復的數據傳輸必然導致卷積計算整體性能的降低。

發明內容

針對現有脈動陣列在卷積運算數據需要反復傳輸的問題，本發明提出一種可配置交叉開關電路及基于其的可配置交叉開關電路，能夠將存儲于不同存儲器的數據靈活導入脈動陣列對應行。

本發明保護一種可配置交叉開關電路，包括運算單元陣列前側的讀交叉開關陣列和運算單元陣列前側的寫交叉開關陣列；輸入特征圖導入輸入存儲器堆，經過讀交叉開關陣列輸入運算單元陣列，運算單元陣列將計算出的輸出特征圖，經過寫交叉開關寫入輸出存儲器堆。

所述讀交叉開關陣列由m行n列可配置讀開關構成，行數m≥輸入存儲器的數量，列數n≥運算單元行數，每個周期同列讀開關最多僅有一個開關閉合。

所述寫交叉開關陣列由p行q列可配置寫開關構成，行數p≥輸出存儲器的數量，列數q≥運算單元列數，每個周期同行寫開關最多僅有一個開關閉合。

優選的，讀開關和寫開關均對應1位寄存器，通過軟件進行配置。

本發明還保護基于上述可配置交叉開關電路的卷積運算電路，由x行y列運算單元組成，所述運算單元主要由乘法器、累加器構成。

所述乘法器的行方向輸入側輸入卷積層的輸入特征圖對應行數據，卷積核權重在卷積運算前存儲在運算單元內部，所述累加器的部分和輸入側輸入上一行運算單元輸出的部分和。

通過基于本發明公開的可配置交叉開關電路的卷積運算電路進行二維卷積運算，輸入特征圖數據僅需導入片上存儲器一次，即可完成二維卷積運算，不需要反復把輸入特征圖數據導入存儲器，也不需要把輸入特征圖數據在存儲器之間進行傳輸，提高了二維卷積計算的性能、降低了能耗。

附圖說明

圖1為計算輸出特征圖第1行的數據傳輸方式示意圖；

圖2為基于可配置交叉開關電路的卷積運算電路框圖；