[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)及其形成方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202111138868.4
• 申請(qǐng)日: 2021-09-27
• 公開（公告）號(hào): CN113764513A
• 公開（公告）日: 2021-12-07
• 發(fā)明（設(shè)計(jì)）人: 張永杰;李浩南;周永昌;黃曉輝;董琪琪
• 申請(qǐng)（專利權(quán)）人: 飛锃半導(dǎo)體（上海）有限公司;創(chuàng)能動(dòng)力科技有限公司
• 主分類號(hào): H01L29/06
• 分類號(hào): H01L29/06;H01L29/423;H01L29/78;H01L21/336
• 代理公司: 北京市一法律師事務(wù)所 11654
• 代理人: 樊文娜;劉榮娟

1.一種半導(dǎo)體結(jié)構(gòu)，其特征在于，包括：

襯底，所述襯底包括外延層；

第一摻雜區(qū)，分立的位于所述外延層中；

第一JFET區(qū)，位于所述第一摻雜區(qū)的部分表面；

第二JFET區(qū)，位于相鄰所述第一摻雜區(qū)之間的部分外延層表面；

阱區(qū)，位于所述第一JFET區(qū)和所述第二JFET區(qū)上；

源區(qū)，自所述阱區(qū)表面延伸至所述阱區(qū)中；

第二摻雜區(qū)，位于相鄰所述源區(qū)之間的第一摻雜區(qū)表面，且所述第二摻雜區(qū)與所述源區(qū)的表面共面；

柵極結(jié)構(gòu)，位于所述源區(qū)和所述阱區(qū)中并延伸至所述第一JFET區(qū)和所述第二JFET區(qū)之間，且所述柵極結(jié)構(gòu)的整個(gè)或部分底部與所述第一摻雜區(qū)鄰接。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一摻雜區(qū)沿所述柵極結(jié)構(gòu)的延伸方向及垂直于所述柵極結(jié)構(gòu)的延伸方向分布，所述第一JFET區(qū)在所述柵極結(jié)構(gòu)的延伸方向橫跨或者不橫跨所述第一摻雜區(qū)，所述第二JFET區(qū)與所述柵極結(jié)構(gòu)的延伸方向相同。

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一JFET區(qū)和所述第二JFET區(qū)的表面共面。

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述源區(qū)的深度為0.2μm-0.4μm；所述第二摻雜區(qū)的深度為1.2μm-1.5μm；所述阱區(qū)的深度為0.8μm-1.0μm；所述第一JFET區(qū)和所述第二JFET區(qū)的厚度為0.3μm-0.4μm；所述第一摻雜區(qū)的厚度為0.4μm-0.8μm。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述柵極結(jié)構(gòu)包括柵氧化層和位于所述柵氧化層表面的柵極層。

6.根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述柵極層的深度為1.1μm-1.5μm。

7.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述外延層、所述第一JFET區(qū)、所述第二JFET區(qū)及所述源區(qū)的摻雜類型相同；所述第一摻雜區(qū)、所述第二摻雜區(qū)及所述阱區(qū)的摻雜類型相同；其中所述第一JFET區(qū)的摻雜濃度大于或等于所述第二JFET區(qū)的摻雜濃度。

8.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一摻雜區(qū)的摻雜濃度為3×10¹⁷/cm³至1×10²¹/cm³，所述第一JFET區(qū)的摻雜濃度為3×10¹⁶/cm³至2×10¹⁷/cm³，所述第二JFET區(qū)的摻雜濃度為3×10¹⁶/cm³至2×10¹⁷/cm³。

9.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，還包括：

層間介電層，位于所述柵極結(jié)構(gòu)和部分所述源區(qū)表面；

源接觸層，位于所述層間介電層之間的源區(qū)、所述第二摻雜區(qū)的表面，且所述源接觸層和所述層間介電層的表面共面；

源金屬，位于所述層間介電層和所述源接觸層的表面。

10.一種半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，包括：

提供襯底，所述襯底包括外延層，所述外延層中形成有分立的第一摻雜區(qū)；

在所述第一摻雜區(qū)的部分表面形成第一JFET區(qū)；

在相鄰所述第一摻雜區(qū)之間的外延層表面形成第二JFET區(qū)；

使高于所述第二JFET區(qū)的外延層形成阱區(qū)；

形成自所述第一JFET區(qū)和所述第二JFET區(qū)上的阱區(qū)表面延伸至所述阱區(qū)中的源區(qū)；

形成自相鄰所述源區(qū)之間的阱區(qū)表面延伸至所述第一摻雜區(qū)表面的第二摻雜區(qū)；

刻蝕部分所述源區(qū)、所述阱區(qū)、所述第一JFET區(qū)和所述第二JFET區(qū)，并在相應(yīng)位置形成柵極結(jié)構(gòu)，且所述柵極結(jié)構(gòu)的整個(gè)或部分底部與所述第一摻雜區(qū)鄰接。