[發(fā)明專利]循環(huán)轉(zhuǎn)換SAR ADC電路、SAR ADC方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202111111399.7
• 申請(qǐng)日: 2021-09-23
• 公開(kāi)（公告）號(hào): CN113572475A
• 公開(kāi)（公告）日: 2021-10-29
• 發(fā)明（設(shè)計(jì)）人: 劉森;李建平;段花花;班桂春;羅建富
• 申請(qǐng)（專利權(quán)）人: 微龕（廣州）半導(dǎo)體有限公司
• 主分類號(hào): H03M1/46
• 分類號(hào): H03M1/46
• 代理公司: 上海光華專利事務(wù)所(普通合伙) 31219
• 代理人: 余明偉

本發(fā)明提供一種循環(huán)轉(zhuǎn)換SAR ADC電路、SAR ADC方法，包括：第一采樣開(kāi)關(guān)、第二采樣開(kāi)關(guān)、第一數(shù)模轉(zhuǎn)換單元、第二數(shù)模轉(zhuǎn)換單元、殘差信號(hào)放大反饋單元、比較器及SAR控制邏輯單元。與傳統(tǒng)SAR ADC電路架構(gòu)相比，本發(fā)明使用循環(huán)轉(zhuǎn)換的方法，反復(fù)利用低位數(shù)SAR ADC，避開(kāi)高精度SAR ADC轉(zhuǎn)換需要大量數(shù)目的DAC電容以及高精度比較器的設(shè)計(jì)難題；通過(guò)對(duì)殘差信號(hào)放大，降低比較器設(shè)計(jì)的復(fù)雜程度，通過(guò)循環(huán)轉(zhuǎn)換，減少電容數(shù)量，增加單位電容面積滿足高精度的匹配要求，比傳統(tǒng)SAR ADC電路架構(gòu)的電容總面積小。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，特別是涉及一種循環(huán)轉(zhuǎn)換SAR ADC電路、SAR ADC方法。

背景技術(shù)

逐次逼近（Successive Approximation，SAR）ADC是一種應(yīng)用非常廣的ADC，特別是針對(duì)一些高速高精度低功耗的應(yīng)用。而隨著工藝節(jié)點(diǎn)向納米級(jí)的推進(jìn)，SAR ADC的優(yōu)勢(shì)越來(lái)越明顯，因?yàn)槠鋬?nèi)部主要是電容和比較器以及一些邏輯開(kāi)關(guān)構(gòu)成，使得面積逐漸變小而精度更容易提高，功耗也可以進(jìn)一步壓縮。

隨著應(yīng)用需求的發(fā)展，信號(hào)測(cè)量精度要求越來(lái)越準(zhǔn)，信號(hào)轉(zhuǎn)換速度要求越來(lái)越高，ADC的速度和精度也在不斷刷新，芯片面積也要求越來(lái)越小，因此，高速高精度低成本SARADC成為ADC研究的一個(gè)重要課題。傳統(tǒng)SAR ADC主體模塊包括：采樣保持單元、DAC 、比較器、SAR控制邏輯單元。其中DAC 和比較器的設(shè)計(jì)決定了芯片的面積、精度、速度，SAR邏輯主要是數(shù)字電路，因?yàn)槠淇梢圆豢紤]電壓擺幅，可以用低壓器件來(lái)實(shí)現(xiàn)數(shù)字電路設(shè)計(jì)，其速度和面積都相對(duì)不占主導(dǎo)因素。基于此，如果目的是要實(shí)現(xiàn)一個(gè)高速高精度ADC，主要突破點(diǎn)應(yīng)集中在DAC和比較器上。

DAC的面積大小取決于精度要求，如果實(shí)現(xiàn)一個(gè)N-bit SAR ADC，假設(shè)使用上級(jí)板采樣方式和二進(jìn)制CDAC電容陣列排列方式，最終需要的單位電容Cu個(gè)數(shù)為2^N-1而且如果要保證一定的匹配精度，單位電容的尺寸又不能取太小(單位電容的匹配正比于電容面積的倒數(shù))。換而言之，如果每提高1bit，電容的總面積就要翻一倍，12bit SAR ADC單位電容總數(shù)為2048個(gè), 16bit SAR ADC電容的總個(gè)數(shù)為32768個(gè)，此數(shù)目是非常的龐大，而且16bit的匹配更加苛刻，單位電容不能取太小，導(dǎo)致電容面積主導(dǎo)了整個(gè)ADC的面積。隨著技術(shù)的發(fā)展，人們提出了新的架構(gòu)來(lái)解決電容如此大的問(wèn)題比如引入橋接電容架構(gòu)，但是匹配問(wèn)題依然存在，單個(gè)電容依然不能取太小，而且在設(shè)計(jì)超過(guò)12bit 精度的SAR ADC時(shí)，DAC必須經(jīng)過(guò)校準(zhǔn)，這又提高了單顆ADC芯片的成本。

另一方面，比較器的設(shè)計(jì)主要是解決噪聲，精度和速度問(wèn)題，其要求在短時(shí)間內(nèi)快速識(shí)別很微弱的輸入信號(hào)，設(shè)計(jì)難度也是相當(dāng)高，一般是使用多級(jí)設(shè)計(jì)加上自動(dòng)校零，其架構(gòu)比較復(fù)雜。因此，設(shè)計(jì)一個(gè)高速高精度SAR ADC必須綜合考慮，同時(shí)解決上述兩個(gè)問(wèn)題，方能成功。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種循環(huán)轉(zhuǎn)換SAR ADC電路、SAR ADC方法，用于解決現(xiàn)有技術(shù)中數(shù)模轉(zhuǎn)換單元中單位電容隨輸出精度每升高1bit電容面積翻一倍及比較器噪聲、精度和速度問(wèn)題。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種循環(huán)轉(zhuǎn)換SAR ADC電路，包括：

第一采樣開(kāi)關(guān)、第二采樣開(kāi)關(guān)、第一數(shù)模轉(zhuǎn)換單元、第二數(shù)模轉(zhuǎn)換單元、殘差信號(hào)放大反饋單元、比較器及SAR控制邏輯單元，其中：

所述第一采樣開(kāi)關(guān)用于接收差分信號(hào)的正端輸入；

所述第二采樣開(kāi)關(guān)用于接收差分信號(hào)的負(fù)端輸入；

所述第一數(shù)模轉(zhuǎn)換單元連接于所述第一采樣開(kāi)關(guān)及所述殘差信號(hào)放大反饋單元的第一輸出端，用于數(shù)模轉(zhuǎn)換；

所述第二數(shù)模轉(zhuǎn)換單元連接于所述第二采樣開(kāi)關(guān)及所述殘差信號(hào)放大反饋單元的第二輸出端，用于數(shù)模轉(zhuǎn)換；