[發明專利]基于cache的緩存數據處理方法、存儲介質及芯片

有效

• 申請號: 202111081748.5
• 申請日: 2021-09-15
• 公開（公告）號: CN113791989B
• 公開（公告）日: 2023-07-14
• 發明（設計）人: 謝林庭;盧知伯
• 申請（專利權）人: 深圳市中科藍訊科技股份有限公司
• 主分類號: G06F12/0877
• 分類號: G06F12/0877;G06F12/0895;G06F12/121
• 代理公司: 深圳市程炎知識產權代理事務所(普通合伙) 44676
• 代理人: 蔡樂慶

本發明涉及數據緩存技術領域，公開了一種基于cache的緩存數據處理方法、存儲介質及芯片。基于cache的緩存數據處理方法包括：遍歷第一緩存隊列的第一地址查詢表；根據每個緩存行的內存塊起始地址，確定滿足內存地址連續條件的緩存行作為候選緩存行；根據各個候選緩存行的緩存長度及預設長度閾值，處理每個候選緩存行的緩存數據。本實施例能夠根據內存塊起始地址的連續性，結合各個候選緩存行的緩存長度處理每個候選緩存行的緩存數據，避免在淘汰緩存數據時容易將地址連續的多個緩存行的緩存數據予以淘汰，避免在下次訪問時，花費較多加載時間加載已被刷掉的地址連續的多個緩存行的緩存數據。

技術領域

本發明涉及數據緩存技術領域，具體涉及一種基于cache的緩存數據處理方法、存儲介質及芯片。

背景技術

高速緩沖存儲器(cache)技術是現代處理器設計中核心技術之一，有效地解決了處理速度和內存速度之間的匹配問題。cache用于緩存內存的緩存數據(緩存數據)。主設備訪問內存時，可轉移至cache進行訪問，從cache抓取緩存數據。當cache存儲空間已滿，便需要淘汰cache中已加載的緩存數據。

現有技術可提供各類cache淘汰算法以淘汰緩存數據，但是，現有cache淘汰算法都是孤立地確定單個緩存行的緩存情況，并根據單個緩存行的緩存情況，確定是否淘汰該單個緩存行的緩存數據，緩存情況包括訪問頻率、指定時長的訪問次數或寫入時間等。

然而，在主設備訪問內存的連續性較強的應用場景中，現有cache淘汰算法容易將內存塊起始地址連續且對應一個或多個內存的緩存數據予以淘汰，然而，cache控制器將內存塊起始地址連續且對應多個內存的緩存數據從內存加載到cache時，需要花費較多的加載時間。當上述多個緩存數據被淘汰，且主設備下次需要使用上述多個緩存數據時，cache控制器又需要較多時間將其從內存加載到cache中，從而降低數據訪問效率。

發明內容

本發明實施例的一個目的旨在提供一種基于cache的緩存數據處理方法、存儲介質及芯片，用于解決現有技術存在的上述技術缺陷。

在第一方面，本發明實施例提供一種基于cache的緩存數據處理方法，包括：

遍歷第一緩存隊列的第一地址查詢表，所述第一緩存隊列包括多個緩存行，每個所述緩存行的緩存長度可變，每個所述緩存行用于存儲映射內存的緩存數據，所述第一地址查詢表包括與每個所述緩存行對應的內存塊起始地址；

根據每個所述緩存行的內存塊起始地址，確定滿足內存地址連續條件的緩存行作為候選緩存行；

根據各個所述候選緩存行的緩存長度及預設長度閾值，處理每個所述候選緩存行的緩存數據。

可選地，所述根據各個所述候選緩存行的緩存長度及預設長度閾值，處理每個所述候選緩存行的緩存數據包括：

自起始候選緩存行開始，按照地址連續順序累加每個候選緩存行的緩存長度，得到每次累加后的長度結果；

判斷每次累加后的長度結果是否大于預設長度閾值；

若是，將參與累加過程的候選緩存行作為目標緩存行，處理每個所述目標緩存行的緩存數據；

若否，繼續按照地址連續順序累加每個候選緩存行的緩存長度。

可選地，所述處理每個所述目標緩存行的緩存數據包括：

獲取第二緩存隊列及第二地址查詢表；

將全部所述目標緩存行的緩存數據轉移至所述第二緩存隊列中的參考緩存行，并更新所述第一地址查詢表及所述第二地址查詢表。

可選地，在遍歷第一緩存隊列的第一地址查詢表之前，方法還包括：

根據待加載緩存數據的緩存長度與預設長度閾值，確定目標緩存隊列；