[發(fā)明專(zhuān)利]一種基于事件傳播的動(dòng)態(tài)時(shí)序分析方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202110993095.1
• 申請(qǐng)日: 2021-08-27
• 公開(kāi)（公告）號(hào): CN113836844B
• 公開(kāi)（公告）日: 2023-09-22
• 發(fā)明（設(shè)計(jì)）人: 林亦波;張作棟;郭資政;王潤(rùn)聲;黃如
• 申請(qǐng)（專(zhuān)利權(quán)）人: 北京大學(xué)
• 主分類(lèi)號(hào): G06F30/327
• 分類(lèi)號(hào): G06F30/327;G06F30/33
• 代理公司: 北京萬(wàn)象新悅知識(shí)產(chǎn)權(quán)代理有限公司 11360
• 代理人: 賈曉玲

本發(fā)明提供基于事件傳播的動(dòng)態(tài)時(shí)序分析方法，屬于集成電路設(shè)計(jì)自動(dòng)化領(lǐng)域。本發(fā)明提出的動(dòng)態(tài)時(shí)序分析主要分為：輸入節(jié)點(diǎn)上的事件生成，事件在內(nèi)部節(jié)點(diǎn)上的傳播，反向時(shí)序分析和路徑報(bào)告。同時(shí)，本發(fā)明提出的方法支持分配給不同的CPU內(nèi)核以實(shí)現(xiàn)多線(xiàn)程的加速。因此，本發(fā)明可以準(zhǔn)確地計(jì)算時(shí)序信息，且通過(guò)內(nèi)部的內(nèi)存回收和多核并行機(jī)制使得其可以分析大規(guī)模電路的長(zhǎng)周期時(shí)序分析。

技術(shù)領(lǐng)域

本發(fā)明涉及一種基于事件傳播(event-based)的動(dòng)態(tài)時(shí)序分析方法，屬于集成電路設(shè)計(jì)自動(dòng)化(electronic?design?automation)領(lǐng)域。

背景技術(shù)

隨著微電子工藝不斷按比例縮小，各種非理想效應(yīng)如工藝漲落(processvariation)和器件老化(transistor?aging)越來(lái)越嚴(yán)重，導(dǎo)致電路的性能漲落(performance?variation)越來(lái)越大。為了保證電路在各種使用場(chǎng)景下都能正常工作，設(shè)計(jì)者一般都使用靜態(tài)時(shí)序分析(static?timing?analysis)來(lái)估算電路在最差情況下的性能，并以此為約束條件設(shè)計(jì)電路。

為了減少對(duì)性能的低估，近些年有一些新的設(shè)計(jì)方法被提出，如動(dòng)態(tài)時(shí)鐘/電壓調(diào)節(jié)(dynamic?frequency/voltage?scaling)和近似計(jì)算(approximate?computing)。動(dòng)態(tài)時(shí)鐘/電壓調(diào)節(jié)根據(jù)實(shí)時(shí)的工作場(chǎng)景調(diào)節(jié)工作頻率或者電壓，來(lái)獲得更好的性能或者更高的能效。近似計(jì)算則是允許電路出錯(cuò)，利用程序或者算法自有的容錯(cuò)性去容忍這些硬件上的錯(cuò)誤。這些新的設(shè)計(jì)方法都能夠擺脫靜態(tài)分析的悲觀(guān)限制，但是需要?jiǎng)討B(tài)的信息如動(dòng)態(tài)時(shí)序裕量(dynamic?timing?slack)和翻轉(zhuǎn)率(switching?activity)來(lái)指導(dǎo)這些優(yōu)化策略。

動(dòng)態(tài)時(shí)序分析的目的是要計(jì)算電路在實(shí)際的輸入向量下的延遲和翻轉(zhuǎn)率。傳統(tǒng)的動(dòng)態(tài)時(shí)序分析方法利用帶有延遲反標(biāo)的門(mén)級(jí)仿真來(lái)實(shí)現(xiàn)，其中延遲反標(biāo)文件是由基于圖的(graph-based)靜態(tài)時(shí)序分析得到的每個(gè)單元延遲。之后根據(jù)仿真生成的波形文件分析時(shí)序和翻轉(zhuǎn)率。這種方法有兩大缺陷：時(shí)序信息計(jì)算不準(zhǔn)確和難以支持大規(guī)模電路長(zhǎng)周期的仿真。

第一個(gè)缺陷是延遲反標(biāo)的延遲是基于圖的靜態(tài)時(shí)序分析得到的，基于圖的靜態(tài)時(shí)序分析在計(jì)算一個(gè)多輸入單元的輸出信號(hào)轉(zhuǎn)換時(shí)間時(shí)，使用的輸入信號(hào)轉(zhuǎn)換時(shí)間是最大的那個(gè)，也就是說(shuō)基于圖的靜態(tài)時(shí)序分析會(huì)高估每個(gè)多輸入單元的輸出信號(hào)轉(zhuǎn)換時(shí)間，同時(shí)高估這個(gè)信號(hào)后幾級(jí)的延遲。因此，大規(guī)模電路里基于圖的靜態(tài)時(shí)序分析得到的路徑延遲會(huì)高于真實(shí)值，而利用這個(gè)延遲反標(biāo)的動(dòng)態(tài)時(shí)序分析得到的路徑延遲也高于真實(shí)值。而且，利用了錯(cuò)誤的延遲信息進(jìn)行門(mén)級(jí)電路仿真，得到的門(mén)級(jí)翻轉(zhuǎn)率可能也是錯(cuò)誤的。

第二個(gè)缺陷是傳統(tǒng)的動(dòng)態(tài)時(shí)序分析方法難以支持大規(guī)模電路的長(zhǎng)周期仿真。傳統(tǒng)的動(dòng)態(tài)時(shí)序分析是在門(mén)級(jí)仿真后，利用生成的波形分析每個(gè)周期內(nèi)的延遲和翻轉(zhuǎn)信息。然而，大規(guī)模的電路內(nèi)部節(jié)點(diǎn)數(shù)非常多，如果要分析很長(zhǎng)周期的時(shí)序得到統(tǒng)計(jì)性的信息，門(mén)級(jí)仿真生成的波形文件會(huì)非常大，對(duì)于存儲(chǔ)的要求會(huì)很高而且會(huì)在IO文件讀寫(xiě)上浪費(fèi)很多的運(yùn)行時(shí)間。這大大限制了傳統(tǒng)的動(dòng)態(tài)時(shí)序分析的使用場(chǎng)景。

因此，一種能準(zhǔn)確分析時(shí)序信息且支持大規(guī)模電路長(zhǎng)周期仿真的動(dòng)態(tài)時(shí)序分析方法對(duì)于先進(jìn)節(jié)點(diǎn)下的電路優(yōu)化策略非常重要。

發(fā)明內(nèi)容

本發(fā)明提出了一種基于事件傳播的動(dòng)態(tài)時(shí)序分析方法，該方法可以實(shí)現(xiàn)大規(guī)模仿真電路的長(zhǎng)周期動(dòng)態(tài)時(shí)序分析。

本發(fā)明提出的基于事件傳播的動(dòng)態(tài)分析方法在同一個(gè)程序中集成了邏輯仿真和時(shí)序計(jì)算。該方法將仿真電路中內(nèi)部節(jié)點(diǎn)上的信號(hào)切換定義為一個(gè)事件，事件具有的基本屬性是切換時(shí)間(transition?time)和到達(dá)時(shí)間(arrival?time)，根據(jù)邏輯分析得到事件的逐級(jí)傳播，并根據(jù)標(biāo)準(zhǔn)單元庫(kù)(standard?cell?library)計(jì)算每次事件傳播的延遲(delay)和新事件的信號(hào)切換時(shí)間，可以準(zhǔn)確地計(jì)算最后時(shí)序終點(diǎn)節(jié)點(diǎn)上的事件到達(dá)時(shí)間。