[發(fā)明專(zhuān)利]一種數(shù)據(jù)存儲(chǔ)系統(tǒng)、存儲(chǔ)模塊和數(shù)據(jù)存儲(chǔ)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202110987738.1
• 申請(qǐng)日: 2021-08-26
• 公開(kāi)（公告）號(hào): CN113672536B
• 公開(kāi)（公告）日: 2022-06-07
• 發(fā)明（設(shè)計(jì)）人: 高恩宇;郇一恒;刁占林;孟晶
• 申請(qǐng)（專(zhuān)利權(quán)）人: 北京微納星空科技有限公司
• 主分類(lèi)號(hào): G06F13/40
• 分類(lèi)號(hào): G06F13/40;G06F13/42;G06F13/16
• 代理公司: 北京超凡宏宇專(zhuān)利代理事務(wù)所(特殊普通合伙) 11463
• 代理人: 高燕

1.一種數(shù)據(jù)存儲(chǔ)系統(tǒng)，其特征在于，所述數(shù)據(jù)存儲(chǔ)系統(tǒng)包括：處理器、N個(gè)存儲(chǔ)器和N個(gè)開(kāi)關(guān)器件，其中，N為大于或等于2的正整數(shù)；

所述處理器通過(guò)一個(gè)預(yù)置接口與N個(gè)開(kāi)關(guān)器件連接，N個(gè)開(kāi)關(guān)器件之間為并聯(lián)關(guān)系，每個(gè)所述開(kāi)關(guān)器件都串聯(lián)一個(gè)所述存儲(chǔ)器；

每個(gè)所述開(kāi)關(guān)器件和所述處理器之間設(shè)置有控制連接線；

所述處理器通過(guò)所述控制連接線向?qū)?yīng)的開(kāi)關(guān)器件發(fā)送控制指令，以所述控制指令實(shí)現(xiàn)對(duì)應(yīng)存儲(chǔ)器與所述處理器之間的導(dǎo)通或截止；

所述處理器設(shè)置有N個(gè)IO接口，每個(gè)開(kāi)關(guān)器件設(shè)置有開(kāi)關(guān)控制管腳；

所述IO接口和所述開(kāi)關(guān)控制管腳之間的連線為控制連接線；

所述預(yù)置接口為使能信號(hào)輸出接口CS，每個(gè)開(kāi)關(guān)器件設(shè)置有輸入管腳；

所述處理器中的使能信號(hào)輸出接口CS與該開(kāi)關(guān)器件中的輸入管腳電連接；

所述處理器還設(shè)置有數(shù)據(jù)輸出接口MOSI、數(shù)據(jù)輸入接口MISO和時(shí)鐘信號(hào)輸出接口SCK；

所述處理器中的數(shù)據(jù)輸出接口MOSI與所述存儲(chǔ)器中的數(shù)據(jù)輸入接口SI電相連，以使所述處理器通過(guò)其上的數(shù)據(jù)輸出接口MOSI輸出存儲(chǔ)數(shù)據(jù)，所述存儲(chǔ)器通過(guò)其上的數(shù)據(jù)輸入接口SI接收所述存儲(chǔ)數(shù)據(jù)；

所述處理器中的數(shù)據(jù)輸入接口MISO與所述存儲(chǔ)器中的數(shù)據(jù)輸出接口SO電相連，以使所述存儲(chǔ)器通過(guò)其上的數(shù)據(jù)輸出接口SO輸出已存儲(chǔ)的所述存儲(chǔ)數(shù)據(jù)，所述處理器通過(guò)其上的數(shù)據(jù)輸入接口MISO接收所述存儲(chǔ)數(shù)據(jù)；

所述處理器中的時(shí)鐘信號(hào)輸出接口SCK與所述存儲(chǔ)器中的時(shí)鐘信號(hào)輸入接口SCK電相連，以使所述處理器通過(guò)其上的時(shí)鐘信號(hào)接口輸出SCK向所述存儲(chǔ)器發(fā)送時(shí)鐘信號(hào)；

針對(duì)于所述N個(gè)存儲(chǔ)器中的一個(gè)存儲(chǔ)器以及N個(gè)開(kāi)關(guān)器件中的一個(gè)開(kāi)關(guān)器件，該存儲(chǔ)器中的使能輸入接口CS與對(duì)應(yīng)的該開(kāi)關(guān)器件中的輸出管腳連接，以使該開(kāi)關(guān)器件將接收到的使能信號(hào)發(fā)送至該存儲(chǔ)器，以保證該存儲(chǔ)器進(jìn)行存儲(chǔ)工作。

2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)存儲(chǔ)系統(tǒng)，其特征在于，所述處理器通過(guò)所述控制連接線向?qū)?yīng)的開(kāi)關(guān)器件發(fā)送控制指令，以所述控制指令實(shí)現(xiàn)對(duì)應(yīng)存儲(chǔ)器與所述處理器之間的導(dǎo)通或截止，包括：

當(dāng)所述處理器通過(guò)所述控制連接線向?qū)?yīng)的開(kāi)關(guān)器件發(fā)送高電平信號(hào)時(shí)，以使所述開(kāi)關(guān)器件對(duì)應(yīng)的存儲(chǔ)器與所述處理器之間導(dǎo)通；

當(dāng)所述處理器通過(guò)所述控制連接線向?qū)?yīng)的開(kāi)關(guān)器件發(fā)送低電平信號(hào)時(shí)，以使所述開(kāi)關(guān)器件對(duì)應(yīng)的存儲(chǔ)器與所述處理器之間截止。

3.一種存儲(chǔ)模塊，其特征在于，所述存儲(chǔ)模塊應(yīng)用于如權(quán)利要求1-2的任一項(xiàng)所述的數(shù)據(jù)存儲(chǔ)系統(tǒng)，所述存儲(chǔ)模塊包括：一個(gè)存儲(chǔ)器和一個(gè)開(kāi)關(guān)器件；

所述存儲(chǔ)器中設(shè)置有預(yù)置接口，所述存儲(chǔ)器中的預(yù)置接口與所述處理器和所述開(kāi)關(guān)器件連接；

所述開(kāi)關(guān)器件中設(shè)置有輸入管腳和開(kāi)關(guān)控制管腳，所述輸入管腳與所述處理器中的預(yù)置接口相連，所述開(kāi)關(guān)控制管腳與所述處理器中的IO管腳相連。

4.一種數(shù)據(jù)存儲(chǔ)方法，其特征在于，所述數(shù)據(jù)存儲(chǔ)方法應(yīng)用于如權(quán)利要求1-2的任一項(xiàng)所述的數(shù)據(jù)存儲(chǔ)系統(tǒng)，所述數(shù)據(jù)存儲(chǔ)方法包括：

所述處理器確定需要進(jìn)行存儲(chǔ)任務(wù)的一個(gè)存儲(chǔ)器；

針對(duì)選定的存儲(chǔ)器，所述處理器向該存儲(chǔ)器所連接的所述開(kāi)關(guān)器件發(fā)送高電平信號(hào)，以使該存儲(chǔ)器與所述處理器之間導(dǎo)通；

所述處理器將存儲(chǔ)數(shù)據(jù)傳輸給該存儲(chǔ)器，該存儲(chǔ)器存儲(chǔ)所述存儲(chǔ)數(shù)據(jù)。

5.根據(jù)權(quán)利要求4所述的數(shù)據(jù)存儲(chǔ)方法，其特征在于，所述處理器確定需要進(jìn)行存儲(chǔ)任務(wù)的一個(gè)存儲(chǔ)器，包括：

按照預(yù)設(shè)順序依次獲取所述N個(gè)存儲(chǔ)器的存儲(chǔ)空間信息；

若第一個(gè)存儲(chǔ)器的存儲(chǔ)空間未滿，則將所述第一個(gè)存儲(chǔ)器確定為需要進(jìn)行存儲(chǔ)任務(wù)的存儲(chǔ)器；

若第一個(gè)存儲(chǔ)器的存儲(chǔ)空間已滿，則依次向下檢查第二個(gè)存儲(chǔ)器的存儲(chǔ)空間，直至第M個(gè)存儲(chǔ)器的存儲(chǔ)空間未滿，則將所述第M個(gè)存儲(chǔ)器確定為需要進(jìn)行存儲(chǔ)任務(wù)的存儲(chǔ)器，其中，M為大于或等于2的正整數(shù)。