[發(fā)明專利]真空溝道晶體管及其制作方法

有效

• 申請?zhí)枺?/td>: 202110865729.5
• 申請日: 2021-07-29
• 公開（公告）號: CN113594006B
• 公開（公告）日: 2022-08-30
• 發(fā)明（設(shè)計(jì)）人: 母志強(qiáng);劉強(qiáng);俞文杰
• 申請（專利權(quán)）人: 中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所
• 主分類號: H01J9/18
• 分類號: H01J9/18;H01J9/02;H01J29/46;H01J29/48;H01J31/04;B82Y40/00
• 代理公司: 上海泰博知識產(chǎn)權(quán)代理有限公司 31451
• 代理人: 錢文斌

本發(fā)明提供一種真空溝道晶體管的制作方法，至少包括：在第一硅襯底上形成層疊結(jié)構(gòu)，所述層疊結(jié)構(gòu)包括第一電介質(zhì)層、多晶硅層和第二電介質(zhì)層；圖形化所述層疊結(jié)構(gòu)以形成包括空腔和溝槽的圖形化區(qū)域，其中在所述溝槽的底部暴露出第一硅襯底；在所述圖形化區(qū)域中形成第三電介質(zhì)的側(cè)壁；在形成有第三電介質(zhì)側(cè)壁的所述溝槽內(nèi)定位生長納米線，所述納米線自第一硅襯底朝所述空腔延伸并凸入于所述空腔；使所述第二電介質(zhì)層與第二硅襯底鍵合。本發(fā)明還提供了一種真空溝道晶體管，其包括穿過所述第一電介質(zhì)層而進(jìn)入真空空腔的納米線。所述制作方法可以與現(xiàn)有集成電路的制造工藝相兼容，經(jīng)由所述制作方法可獲得源極與漏極之間距離精確可調(diào)的真空晶體管。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體器件結(jié)構(gòu)及其制作方法，特別是涉及一種真空晶體管及其制作方法。

背景技術(shù)

隨著集成電路制造技術(shù)進(jìn)入5nm技術(shù)節(jié)點(diǎn)，半導(dǎo)體器件的特征尺寸持續(xù)微縮已經(jīng)迫近尺寸上的物理極限。受限于基于硅的固態(tài)器件中的載流子遷移率本質(zhì)上受到晶格散射或雜質(zhì)的影響，基于硅的器件不再能夠滿足在高頻或快速響應(yīng)方面日益增長的需求。與固態(tài)器件中的情況相比，真空條件使電子實(shí)現(xiàn)彈道運(yùn)輸而不發(fā)生碰撞或散射，這樣導(dǎo)致更快的載流子運(yùn)輸。

納米級真空溝道晶體管(NVCT)自首次被提出之后，已經(jīng)用于實(shí)現(xiàn)納米尺度真空溝道晶體管的機(jī)制包括場致發(fā)射、肖特基(Schottky)二極管中的二維電子氣發(fā)射和低維碳材料的熱電子發(fā)射等。其中，一些低維材料形成的真空晶體管器件，例如Spindt型垂直納米真空晶體管和全環(huán)繞柵納米真空溝道晶體管，由于具有高驅(qū)動電流和輻射免疫的特性而獲得了廣泛關(guān)注。

然而，以上所述的真空晶體管器件的制作工藝復(fù)雜，且存在與現(xiàn)有集成電路制造技術(shù)難以兼容的問題。因此，為了克服現(xiàn)有技術(shù)存在的技術(shù)缺陷，需要提供一種新型的真空溝道晶體管及其制作方法。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種真空溝道晶體管及其制作方法，用于解決現(xiàn)有真空溝道晶體管的制備工藝復(fù)雜，與現(xiàn)有集成電路制造技術(shù)難以完全兼容等問題。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種真空溝道晶體管的制作方法，所述制作方法包括：在第一硅襯底上形成層疊結(jié)構(gòu)，所述層疊結(jié)構(gòu)包括第一電介質(zhì)層、多晶硅層和第二電介質(zhì)層，所述第二電介質(zhì)層位于所述多晶硅層上；對所述層疊結(jié)構(gòu)進(jìn)行圖形化以形成圖形化區(qū)域，所述圖形化區(qū)域包括空腔和位于底部的溝槽，所述圖形化區(qū)域形成為貫穿所述層疊結(jié)構(gòu)以使得在所述溝槽的底部暴露出所述第一硅襯底；在所述圖形化區(qū)域中形成第三電介質(zhì)的側(cè)壁；在形成有第三電介質(zhì)側(cè)壁的所述溝槽內(nèi)定位生長納米線，所述納米線自所述第一硅襯底朝所述空腔延伸并凸入于所述空腔；在所述空腔一側(cè)使所述第二電介質(zhì)層與所述第二硅襯底鍵合以形成內(nèi)含所述納米線的SOI襯底；對所述第一硅襯底和所述多晶硅層進(jìn)行圖形化；和分別在圖形化的所述第一硅襯底上形成源極接觸，在所述第二硅襯底上形成漏極接觸，以及在圖形化的所述多晶硅層上制作出柵極的柵極接觸。

可選地，在所述圖形化區(qū)域中形成所述第三電介質(zhì)的側(cè)壁進(jìn)一步包括以下步驟：在所述層疊結(jié)構(gòu)的表面上和所述圖形化區(qū)域中沉積所述第三電介質(zhì)；通過刻蝕工藝去除位于所述層疊結(jié)構(gòu)的表面和所述溝槽的底部的所述第三電介質(zhì)，以在所述圖形化區(qū)域的底部暴露出所述第一硅襯底。

可選地，所述第二電介質(zhì)層是氧化硅和氮化硅中的任一種，或者氧化硅和氮化硅的雙層結(jié)構(gòu)。

可選地，所述第一電介質(zhì)層是氧化硅層，所述第一電介質(zhì)層設(shè)置于所述多晶硅層與所述第一硅襯底之間，使得所述圖形化區(qū)域的溝槽由所述第一硅襯底與第一電介質(zhì)的側(cè)壁界定。

可選地，所述溝槽的寬度與所述空腔的寬度相等。

可選地，所述溝槽的寬度小于所述空腔的寬度，使得所述空腔內(nèi)的所述納米線與所述第三電介質(zhì)的側(cè)壁之間形成有間隙。

可選地，所述納米線是通過外延工藝自所述第一硅襯底生長的硅納米線、鍺納米線或硅鍺納米線。