[發明專利]一種具有功能型定時電路的芯片

有效

• 申請號: 202110860485.1
• 申請日: 2021-07-29
• 公開（公告）號: CN113347763B
• 公開（公告）日: 2021-11-19
• 發明（設計）人: 陳長興;鄭俊娟
• 申請（專利權）人: 上海裕芯電子科技有限公司
• 主分類號: H05B45/50
• 分類號: H05B45/50;H05B45/40
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;陶金龍

1.一種具有功能型定時電路的芯片，其特征在于，包括芯片內部電路、端口和外圍負載LED；低電池防摔電路、OSC振蕩電路、晶振檢測電路、功能選擇電路、邏輯驅動電路、內部NMOS管及定時電路；

所述端口包括外圍電路輸出端L、供電電源VDD、第一振蕩器輸入端OSCO、第二振蕩器輸入端OSCI、第一開關SW1與第二開關SW2；所述外圍負載LED接在外圍電路輸出端L和供電電源VDD之間；

其中，供電電源VDD經所述低電池防摔電路產生供電電壓VDD1，所述供電電壓VDD1為所述定時電路提供電源，所述OSC振蕩電路、晶振檢測電路、功能選擇電路及邏輯驅動電路由VDD供電；所述第一開關SW1與第二開關SW2的輸出端接所述功能選擇電路的輸入端，電池的正極接在所述供電電壓VDD，電池的負極接在所述第一開關SW1的輸入端、第二開關SW2的輸入端和接地端的連接點，所述功能選擇電路輸出用于控制所述外圍負載的多種功能狀態；所述功能選擇電路輸出端接所述邏輯驅動電路的一輸入端，并通過所述第一開關SW1與第二開關SW2輸出的開關選擇來決定所述外圍電路輸出端L的輸出；

所述第一振蕩器輸入端OSCO和第二振蕩器輸入端OSCI為所述OSC振蕩電路的輸入端，所述OSC振蕩電路的輸出端接所述晶振檢測電路與所述定時電路的輸入端，所述定時電路用于產生固定周期，所述邏輯驅動電路接所述定時電路、晶振檢測電路與定時電路的輸出端，所述邏輯驅動電路的輸出端接所述內部NMOS管的柵極，所述內部NMOS管的源極連接地端，所述內部NMOS管的漏極接所述外圍電路輸出端L；

其中，所述的低電池防摔電路，其包括：

第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一電阻R1、第二電阻R2、第三電阻R3及第一電容C1；

所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源極與第一NMOS管N1的柵極及第三電阻R3的一端相連，且接在所述供電電源VDD上，所述第一PMOS管P1的柵極與漏極與第一NMOS管N1的漏極相連，所述第一NMOS管N1的源極與第二電阻R2的一端相連，所述第二電阻R2的另一端與第一電阻R1的一端及第二NMOS管N2的柵極相連；所述第二NMOS管N2的漏極與第二PMOS管P2的柵極、漏極及第三NMOS管N3的柵極相連，所述第二NMOS管N2的源極與第一電阻R1的另一端、第三NMOS管N3的源極、第四NMOS管N4的源極及第一電容C1的一端接在接地端GND上；所述第三NMOS管N3的漏極與第三PMOS管P3的柵極、第三PMOS管P3的漏極及第四PMOS管P4的源極、第五NMOS管N5的柵極相連；所述第四PMOS管P4的柵極與所述第四PMOS管P4的漏極、第四NMOS管N4的柵極、所述第四PMOS管P4的漏極連接在一起；所述第三電阻R3的另一端與第五NMOS管N5的漏極相連，所述第五NMOS管N5的源極與第一電容C1的另一端相連且連接供電電源VDD1。