[發(fā)明專利]存儲器系統(tǒng)、半導(dǎo)體存儲裝置及數(shù)據(jù)讀出方法

在審

• 申請?zhí)枺?/td>: 202110755434.2
• 申請日: 2021-07-05
• 公開（公告）號: CN114168377A
• 公開（公告）日: 2022-03-11
• 發(fā)明（設(shè)計(jì)）人: 藤原大輔;佐貫朋也;藤澤俊雄
• 申請（專利權(quán)）人: 鎧俠股份有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10;G11C29/42;H03M13/15;H03M13/11
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 牛玉婷

本發(fā)明的實(shí)施方式提供能夠不減小數(shù)據(jù)的編碼率而進(jìn)行隨機(jī)讀取的存儲器系統(tǒng)、半導(dǎo)體存儲裝置及數(shù)據(jù)讀出方法。根據(jù)實(shí)施方式，存儲器系統(tǒng)(1)具有NAND存儲器(2)和存儲控制器(3)。NAND存儲器(2)具有：編碼器(14)，將寫入數(shù)據(jù)分割為碼字，并變換為包含所生成的多個(gè)碼字的數(shù)據(jù)幀，按照每個(gè)碼字，生成用于錯(cuò)誤檢測校正的數(shù)據(jù)幀的水平方向的奇偶校驗(yàn)數(shù)據(jù)，來進(jìn)行寫入數(shù)據(jù)的編碼；以及解碼器(15)。NAND存儲器(2)的控制電路(13)當(dāng)接收到讀出指令時(shí)，對解碼器(15)進(jìn)行控制，以對讀出對象數(shù)據(jù)TD進(jìn)行使用了水平方向的奇偶校驗(yàn)數(shù)據(jù)的硬解碼，當(dāng)讀出對象數(shù)據(jù)TD的硬解碼成功時(shí)，將解碼后的讀出對象數(shù)據(jù)TD向存儲控制器(3)輸出。

本申請基于日本專利申請2020－153283號(申請日：2020年9月11日)主張優(yōu)先權(quán)。本申請通過參照該基礎(chǔ)申請而包含其全部內(nèi)容。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施方式涉及存儲器系統(tǒng)、半導(dǎo)體存儲裝置及數(shù)據(jù)讀出方法。

背景技術(shù)

在使用了非易失性存儲器的存儲器系統(tǒng)中，以規(guī)定的尺寸進(jìn)行數(shù)據(jù)的寫入和讀出。存儲器系統(tǒng)具有錯(cuò)誤檢測校正電路。在錯(cuò)誤檢測校正電路中，為了進(jìn)行所讀出的數(shù)據(jù)的錯(cuò)誤檢測校正，進(jìn)行使用了錯(cuò)誤檢測校正碼的編碼及解碼。如果能夠從非易失性存儲器以比該規(guī)定的尺寸小的尺寸將數(shù)據(jù)隨機(jī)地讀出，則可期待讀出性能的提高。

但是，數(shù)據(jù)尺寸越小，數(shù)據(jù)的編碼率越小，數(shù)據(jù)的轉(zhuǎn)送效率越差，并且存儲器系統(tǒng)的成本也上升。

此外，根據(jù)使用了非易失性存儲器的設(shè)備的要求規(guī)格，在必須保證錯(cuò)誤校正率的情況下，需要對數(shù)據(jù)附加循環(huán)冗余校驗(yàn)(Cyclic Redundancy Check；以下稱作CRC)碼等，但如果附加CRC碼等，則編碼率進(jìn)一步變差。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施方式的目的是提供一種能夠不減小數(shù)據(jù)的編碼率而進(jìn)行隨機(jī)讀取的存儲器系統(tǒng)、半導(dǎo)體存儲裝置及數(shù)據(jù)讀出方法。

技術(shù)方案的存儲器系統(tǒng)具有：非易失性存儲器；控制器，對數(shù)據(jù)向上述非易失性存儲器的寫入及讀出進(jìn)行控制；編碼器，設(shè)在上述非易失性存儲器中，將向上述非易失性存儲器的寫入數(shù)據(jù)分割為規(guī)定比特?cái)?shù)的單位數(shù)據(jù)，并變換為包含多個(gè)所生成的上述單位數(shù)據(jù)在內(nèi)的數(shù)據(jù)幀，按照每個(gè)上述單位數(shù)據(jù)，生成用于錯(cuò)誤檢測校正的上述數(shù)據(jù)幀的第1奇偶校驗(yàn)數(shù)據(jù)以及與上述第1奇偶校驗(yàn)數(shù)據(jù)不同的上述數(shù)據(jù)幀的第2奇偶校驗(yàn)數(shù)據(jù)，來進(jìn)行上述寫入數(shù)據(jù)的編碼；第1解碼器，設(shè)在上述非易失性存儲器中，進(jìn)行從上述非易失性存儲器讀出的讀出數(shù)據(jù)的解碼；以及控制電路，設(shè)在上述非易失性存儲器中，當(dāng)從上述控制器接收到讀出指令時(shí)，控制上述第1解碼器，以對從上述非易失性存儲器讀出的讀出對象數(shù)據(jù)進(jìn)行使用了上述第1奇偶校驗(yàn)數(shù)據(jù)的第1解碼，在上述讀出對象數(shù)據(jù)的上述第1解碼成功時(shí)，將解碼后的上述讀出對象數(shù)據(jù)向上述控制器輸出。

附圖說明

圖1是表示有關(guān)實(shí)施方式的存儲器系統(tǒng)的結(jié)構(gòu)的框圖。

圖2是表示有關(guān)實(shí)施方式的NAND型閃存的詳細(xì)的結(jié)構(gòu)的框圖。

圖3是用來說明有關(guān)實(shí)施方式的NAND型閃存的1個(gè)存儲單元陣列的結(jié)構(gòu)的電路圖。

圖4是用來說明有關(guān)實(shí)施方式的來自主機(jī)裝置的用戶數(shù)據(jù)的編碼的圖。

圖5是用來說明有關(guān)實(shí)施方式的乘積碼幀的結(jié)構(gòu)例的圖。

圖6是表示有關(guān)實(shí)施方式的執(zhí)行直接法運(yùn)算的編碼器及解碼器的結(jié)構(gòu)的電路圖。

圖7是表示有關(guān)實(shí)施方式的譯碼器的結(jié)構(gòu)的電路圖。

圖8是用來說明有關(guān)實(shí)施方式的比特錯(cuò)誤率(BER)監(jiān)視器在直方圖生成中使用的數(shù)據(jù)區(qū)域的圖。

圖9是表示有關(guān)實(shí)施方式的直方圖的例子的圖。

圖10是用來說明有關(guān)實(shí)施方式的比特錯(cuò)誤率(BER)的直方圖計(jì)算的定時(shí)的曲線圖。