[發(fā)明專利]格雷碼計(jì)數(shù)器電路

在審

• 申請?zhí)枺?/td>: 202110755428.7
• 申請日: 2021-07-05
• 公開（公告）號(hào): CN113489485A
• 公開（公告）日: 2021-10-08
• 發(fā)明（設(shè)計(jì)）人: 趙照
• 申請（專利權(quán)）人: 合肥芯福傳感器技術(shù)有限公司
• 主分類號(hào): H03K21/02
• 分類號(hào): H03K21/02;H03K21/08
• 代理公司: 暫無信息
• 代理人: 暫無信息

本申請公開了一種格雷碼計(jì)數(shù)器電路，通過邏輯電路或觸發(fā)器搭建格雷碼輸出單元，多個(gè)格雷碼輸出單元構(gòu)成格雷碼計(jì)數(shù)器電路。相較于傳統(tǒng)格雷碼計(jì)數(shù)器電路，本申請?zhí)峁┑母窭状a計(jì)數(shù)器電路無需先搭建二進(jìn)制計(jì)數(shù)器再通過邏輯電路轉(zhuǎn)換成格雷碼格式，電路功耗較小，電路所包含元件較少，電路結(jié)構(gòu)較為簡單。

技術(shù)領(lǐng)域

本申請涉及電路技術(shù)領(lǐng)域，尤其涉及一種格雷碼計(jì)數(shù)器電路。

背景技術(shù)

格雷碼是一種循環(huán)二進(jìn)制碼或者叫作反射二進(jìn)制碼，格雷碼是從一個(gè)數(shù)變?yōu)橄噜彽囊粋€(gè)數(shù)時(shí)，只有一個(gè)數(shù)據(jù)位發(fā)生跳變，基于該特點(diǎn)，在通過異步時(shí)鐘采集計(jì)數(shù)結(jié)果時(shí)能夠避免二進(jìn)制編碼計(jì)數(shù)組合電路多位同時(shí)翻轉(zhuǎn)造成出錯(cuò)的可能性，可以避免電路中出現(xiàn)的亞穩(wěn)態(tài)，使得電路能以較少的錯(cuò)誤在較高的速度下工作，提高系統(tǒng)的抗干擾能力。

格雷碼計(jì)數(shù)器電路是數(shù)字電路中常用的基本電路之一，格雷碼常用于通信，F(xiàn)IFO或者RAM地址尋址計(jì)數(shù)器中，傳統(tǒng)的格雷計(jì)數(shù)器做法是先搭建二進(jìn)制計(jì)數(shù)器，再通過異或門編碼成格雷碼格式，由于編碼過程中會(huì)產(chǎn)生毛刺，故最終輸出還需通過D觸發(fā)器對編碼后的格雷碼進(jìn)行采樣。每個(gè)D觸發(fā)器單元均工作在輸入最高頻率下，電路需要消耗較大的功耗。

發(fā)明內(nèi)容

有鑒于此，本申請?zhí)峁┝艘环N格雷碼計(jì)數(shù)器電路，直接進(jìn)行格雷碼計(jì)數(shù)，無需通過邏輯電路對二進(jìn)制編碼進(jìn)行轉(zhuǎn)換，電路功耗較小。

為了解決上述技術(shù)問題，本申請采用了如下技術(shù)方案：

本申請的提供了一種格雷碼計(jì)數(shù)器電路，所述格雷碼計(jì)數(shù)器電路包括：

N個(gè)輸出單元用于輸出N位格雷碼，其中，N為正整數(shù)；

所述N個(gè)輸出單元包括第一輸出單元至第N輸出單元；

第一輸出單元，包括：

第一觸發(fā)器和第二觸發(fā)器，所述第一觸發(fā)器時(shí)鐘端連接時(shí)鐘信號(hào)，所述第二觸發(fā)器的時(shí)鐘端連接所述第一觸發(fā)器反相輸出端；

第二輸出單元，包括：

第一與門，所述第一與門的第一輸入端連接所述第一觸發(fā)器的正相輸出端，所述第一與門的第二輸入端連接所述第二觸發(fā)器的正相輸出端；

第三觸發(fā)器，所述第三觸發(fā)器的時(shí)鐘端連接所述第一與門輸出端；

第三輸出單元，包括：

第一反相器，所述第一反相器的輸入端連接第二觸發(fā)器的正相輸出端；

第二與門，所述第二與門的第一輸入端連接所述第一觸發(fā)器的正相輸出端，所述第二與門的第二輸入端連接所述第三觸發(fā)器的正相輸出端，所述第二與門的第三輸入端連接所述第一反相器的輸出端；

第四觸發(fā)器，所述第四觸發(fā)器的時(shí)鐘端連接第二與門的輸出端；

第M輸出單元，其中4≤M≤N且M為正整數(shù)，包括：

第M-3時(shí)鐘控制單元，所述第M-3時(shí)鐘控制單元的輸入端連接觸發(fā)器輸出端；

第M-1與門，所述第M-1與門的第一輸入端連接所述第一觸發(fā)器的正相輸出端，所述第M-1與門的第二輸入端連接所述第M觸發(fā)器的正相輸出端，所述第M-1與門的第三輸入端連接所述第M-3時(shí)鐘控制單元的輸出端；

第M+1觸發(fā)器，所述第M+1觸發(fā)器的時(shí)鐘端連接第M-1與門的輸出端；

所述每一個(gè)觸發(fā)器的反相輸出端連接觸發(fā)器自身的數(shù)據(jù)端。

優(yōu)選地，所述第M輸出單元包括第M-3時(shí)鐘控制單元，所述第M-3時(shí)鐘控制單元的輸入端連接觸發(fā)器輸出端，所述第M-1與門的第三輸入端連接所述第M-3時(shí)鐘控制單元的輸出端，包括：所述第M輸出單元包括第M-3或非門，所述第M-3或非門的輸入端連接所述第二觸發(fā)器至第M-1觸發(fā)器的正相輸出端，所述第M-1與門的第三輸入端連接所述第M-3或非門的輸出端。