[發(fā)明專利]一種信號輸出控制電路以及芯片

在審

• 申請?zhí)枺?/td>: 202110750127.5
• 申請日: 2021-07-02
• 公開（公告）號: CN115567042A
• 公開（公告）日: 2023-01-03
• 發(fā)明（設(shè)計）人: 李乾男
• 申請（專利權(quán)）人: 西安紫光國芯半導(dǎo)體有限公司
• 主分類號: H03K5/135
• 分類號: H03K5/135
• 代理公司: 深圳市威世博知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44280
• 代理人: 黎堅怡

1.一種信號輸出控制電路，其特征在于，包括：

第一信號采樣單元，用于對獲取的數(shù)據(jù)信號進行采樣，以得到輸出信號；

輸出控制單元，連接所述第一信號采樣單元，用于利用預(yù)設(shè)時鐘信號控制所述輸出信號的輸出時間；

其中，所述預(yù)設(shè)時鐘信號包括第一預(yù)設(shè)時鐘信號和/或第二預(yù)設(shè)時鐘信號，所述第一預(yù)設(shè)時鐘信號用于控制采樣得到所述輸出信號的采樣時間，所述第二預(yù)設(shè)時鐘信號用于控制所述輸出信號的輸出時間。

2.根據(jù)權(quán)利要求1所述的控制電路，其特征在于，所述輸出控制單元包括：

時鐘樹單元，連接所述第一信號采樣單元的時鐘信號輸入端，所述時鐘樹單元基于第一時鐘信號產(chǎn)生所述第一預(yù)設(shè)時鐘信號。

3.根據(jù)權(quán)利要求2所述的控制電路，其特征在于，所述輸出控制單元還包括：

延遲單元，連接所述第一信號采樣單元的信號輸出端，所述延遲單元的延遲時間控制所述輸出信號的輸出時間；

所述第二預(yù)設(shè)時鐘信號包括所述延遲單元的延遲時間。

4.根據(jù)權(quán)利要求1所述的控制電路，其特征在于，所述輸出控制單元還包括：

延遲單元，連接所述第一信號采樣單元的信號輸出端，所述延遲單元的延遲時間控制所述輸出信號的輸出時間；所述第二預(yù)設(shè)時鐘信號包括所述延遲單元的延遲時間。

5.根據(jù)權(quán)利要求2所述的控制電路，其特征在于，所述第一信號采樣單元的數(shù)量至少為二，

每一所述第一信號采樣單元對應(yīng)連接一個所述時鐘樹單元，以利用各自連接的所述時鐘樹單元產(chǎn)生的所述第一預(yù)設(shè)時鐘信號，控制各自采樣得到的所述輸出信號的采樣時間。

6.根據(jù)權(quán)利要求3所述的控制電路，其特征在于，所述第一信號采樣單元的數(shù)量至少為二，

每一所述第一信號采樣單元對應(yīng)連接一個所述延遲單元，以利用各自連接的所述延遲單元的延遲信號，控制各自的所述輸出信號的輸出時間。

7.一種芯片，其特征在于，所述芯片包括：

信號產(chǎn)生電路，用于產(chǎn)生數(shù)據(jù)信號以及第一時鐘信號；

信號輸出控制電路，連接所述數(shù)據(jù)信號產(chǎn)生電路，所述信號輸出控制電路包括上述權(quán)利要求1～6任一項所述的信號輸出控制電路。

8.根據(jù)權(quán)利要求7所述的芯片，其特征在于，所述信號產(chǎn)生電路包括：

第一時鐘路徑，用于基于時鐘輸入信號產(chǎn)生所述第一時鐘信號；

數(shù)據(jù)信號產(chǎn)生單元，用于基于所述時鐘輸入信號產(chǎn)生所述數(shù)據(jù)信號。

9.根據(jù)權(quán)利要求8所述的芯片，其特征在于，所述數(shù)據(jù)信號產(chǎn)生單元包括：

第二時鐘路徑，用于基于所述時鐘輸入信號產(chǎn)生第二時鐘信號；

第二信號采樣單元，所述第二信號采樣單元的時鐘信號輸入端連接所述第二時鐘路徑，用于基于所述第二時鐘信號對數(shù)據(jù)輸入信號進行采樣，以得到所述數(shù)據(jù)信號。

10.根據(jù)權(quán)利要求9所述的芯片，其特征在于，所述第二時鐘路徑的數(shù)量至少為二，

每一所述第二時鐘路徑連接一個所述第二信號采樣單元，且一個所述第二信號采樣單元連接一個所述第一信號采樣單元。