[發(fā)明專(zhuān)利]卷積神經(jīng)網(wǎng)絡(luò)加速器

有效

• 申請(qǐng)?zhí)枺?/td>: 202110741346.7
• 申請(qǐng)日: 2021-06-30
• 公開(kāi)（公告）號(hào): CN113361695B
• 公開(kāi)（公告）日: 2023-03-24
• 發(fā)明（設(shè)計(jì)）人: 陳浩敏;郭曉斌;于力;席禹
• 申請(qǐng)（專(zhuān)利權(quán)）人: 南方電網(wǎng)數(shù)字電網(wǎng)研究院有限公司
• 主分類(lèi)號(hào): G06N3/0464
• 分類(lèi)號(hào): G06N3/0464;G06N3/063;G06N3/08
• 代理公司: 華進(jìn)聯(lián)合專(zhuān)利商標(biāo)代理有限公司 44224
• 代理人: 周清華

本申請(qǐng)?zhí)峁┮环N卷積神經(jīng)網(wǎng)絡(luò)加速器，卷積加速模塊的并行輸出通道數(shù)與池化加速模塊的并行輸入通道數(shù)相等，實(shí)現(xiàn)卷積神經(jīng)網(wǎng)絡(luò)加速器針對(duì)卷積層和池化層的層間流水化運(yùn)算，以及通過(guò)設(shè)計(jì)卷積加速模塊的5個(gè)單元，實(shí)現(xiàn)了卷積神經(jīng)網(wǎng)絡(luò)加速器對(duì)卷積層的5層流水化運(yùn)算，提高卷積神經(jīng)網(wǎng)絡(luò)加速器對(duì)卷積神經(jīng)網(wǎng)絡(luò)的運(yùn)算速度。

技術(shù)領(lǐng)域

本申請(qǐng)涉及卷積神經(jīng)網(wǎng)絡(luò)加速器技術(shù)領(lǐng)域，涉及一種卷積神經(jīng)網(wǎng)絡(luò)加速器。

背景技術(shù)

隨著人工智能技術(shù)的飛速發(fā)展，出現(xiàn)了以卷積神經(jīng)網(wǎng)絡(luò)(Convolutional NeuralNetwork,CNN)為基礎(chǔ)的深度學(xué)習(xí)技術(shù)。局部感知和權(quán)值共享的結(jié)構(gòu)使得CNN能夠更好地進(jìn)行特征提取，從而降低網(wǎng)絡(luò)模型的復(fù)雜度。

在變電站中，諸多設(shè)備需要使用圖像處理技術(shù)進(jìn)行信息采集、數(shù)據(jù)處理等，傳統(tǒng)的圖像處理方法通常采用人工特征提取，難以進(jìn)行大規(guī)模的快速應(yīng)用，CNN技術(shù)的引入極大的增強(qiáng)了圖像處理技術(shù)在變電站中的應(yīng)用。

然而隨著CNN網(wǎng)絡(luò)性能的增強(qiáng)，CNN網(wǎng)絡(luò)所需要的計(jì)算力也越來(lái)越高，為了加速對(duì)卷積神經(jīng)網(wǎng)絡(luò)的運(yùn)算，有必要提供一種卷積神經(jīng)網(wǎng)絡(luò)加速器。

發(fā)明內(nèi)容

基于此，有必要針對(duì)上述技術(shù)問(wèn)題，提供一種卷積神經(jīng)網(wǎng)絡(luò)加速器。

一種卷積神經(jīng)網(wǎng)絡(luò)加速器，包括：卷積加速模塊和池化加速模塊；所述卷積加速模塊的并行輸出通道數(shù)與所述池化加速模塊的并行輸入通道數(shù)相等；所述卷積加速模塊包括卷積行緩存單元、卷積滑窗單元、卷積計(jì)算單元、數(shù)據(jù)累加單元和卷積輸出單元；

所述卷積行緩存單元，用于對(duì)具有第一行數(shù)、第一列數(shù)和多輸入通道的待卷積輸入數(shù)據(jù)進(jìn)行讀取，得到具有第二行數(shù)、所述第一列數(shù)和所述多輸入通道的待卷積緩存數(shù)據(jù)，對(duì)所述待卷積緩存數(shù)據(jù)進(jìn)行行緩存；其中，所述第二行數(shù)與卷積核的行數(shù)一致；

所述卷積滑窗單元，用于從所述待卷積緩存數(shù)據(jù)中，提取具有所述第二行數(shù)、第二列數(shù)和所述多輸入通道的待卷積特征數(shù)據(jù)；所述第二列數(shù)與所述卷積核的列數(shù)一致；

所述卷積計(jì)算單元，用于將所述待卷積特征數(shù)據(jù)與預(yù)設(shè)組數(shù)的卷積核進(jìn)行通道對(duì)應(yīng)的卷積計(jì)算，得到所述預(yù)設(shè)組數(shù)的卷積計(jì)算結(jié)果，將所述預(yù)設(shè)組數(shù)的卷積計(jì)算結(jié)果傳輸至數(shù)據(jù)累加單元；其中，每組卷積核所包括的卷積核的數(shù)量與所述輸入通道的數(shù)量一致，所述預(yù)設(shè)組數(shù)與所述卷積加速模塊的并行輸出通道數(shù)一致；

所述數(shù)據(jù)累加單元，用于對(duì)同組的卷積計(jì)算結(jié)果進(jìn)行累加，得到對(duì)應(yīng)于所述待卷積特征數(shù)據(jù)的所述預(yù)設(shè)組數(shù)的卷積輸出數(shù)據(jù)，并將對(duì)應(yīng)于所述待卷積特征數(shù)據(jù)的所述預(yù)設(shè)組數(shù)的卷積輸出數(shù)據(jù)寫(xiě)入所述卷積輸出單元；

所述卷積輸出單元，用于在基于對(duì)應(yīng)于所述待卷積特征數(shù)據(jù)的所述預(yù)設(shè)組數(shù)的卷積輸出數(shù)據(jù)，形成對(duì)應(yīng)于所述待卷積輸入數(shù)據(jù)的所述預(yù)設(shè)組數(shù)的卷積輸出數(shù)據(jù)的情況下，將對(duì)應(yīng)于所述待卷積輸入數(shù)據(jù)的所述預(yù)設(shè)組數(shù)的卷積輸出數(shù)據(jù)輸入至所述池化加速模塊；

所述池化加速模塊，用于對(duì)對(duì)應(yīng)于所述待卷積輸入數(shù)據(jù)的所述預(yù)設(shè)組數(shù)的卷積輸出數(shù)據(jù)進(jìn)行池化處理。

在其中一個(gè)實(shí)施例中，所述池化加速模塊包括池化行緩存單元、池化滑窗單元、池化計(jì)算單元和池化輸出單元；

所述池化行緩存單元，用于對(duì)所述卷積輸出單元輸出的對(duì)應(yīng)于所述待卷積輸入數(shù)據(jù)的所述預(yù)設(shè)組數(shù)的卷積輸出數(shù)據(jù)進(jìn)行讀取，得到具有第三行數(shù)和第三列數(shù)的待池化緩存數(shù)據(jù)，對(duì)所述待池化緩存數(shù)據(jù)進(jìn)行行緩存；其中，所述第三行數(shù)與池化核的行數(shù)一致；

所述池化滑窗單元，用于從所述待池化緩存數(shù)據(jù)匯中提取具有所述第三行數(shù)和第四列數(shù)的待池化特征數(shù)據(jù)；其中，所述第四列數(shù)與所述池化核的列數(shù)一致；

所述池化計(jì)算單元，用于利用池化核對(duì)所述待池化特征數(shù)據(jù)進(jìn)行池化計(jì)算，得到池化計(jì)算結(jié)果；

所述池化輸出單元，用于將所述池化計(jì)算結(jié)果作為池化輸出數(shù)據(jù)進(jìn)行輸出。