[發(fā)明專利]SiC基歐姆接觸結(jié)構(gòu)及其制造方法有效
| 申請(qǐng)?zhí)枺?/td> | 202110731269.7 | 申請(qǐng)日: | 2021-06-30 |
| 公開(kāi)(公告)號(hào): | CN113178384B | 公開(kāi)(公告)日: | 2022-03-18 |
| 發(fā)明(設(shè)計(jì))人: | 李翔;謝志平;叢茂杰;闞志國(guó) | 申請(qǐng)(專利權(quán))人: | 紹興中芯集成電路制造股份有限公司 |
| 主分類號(hào): | H01L21/04 | 分類號(hào): | H01L21/04;H01L29/45 |
| 代理公司: | 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237 | 代理人: | 田婷 |
| 地址: | 312000 浙*** | 國(guó)省代碼: | 浙江;33 |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | sic 歐姆 接觸 結(jié)構(gòu) 及其 制造 方法 | ||
1.一種SiC基歐姆接觸結(jié)構(gòu)的制造方法,其特征在于,包括:
提供具有SiC基材區(qū)的襯底,并對(duì)所述SiC基材區(qū)進(jìn)行離子摻雜,以在所述SiC基材區(qū)中形成離子摻雜區(qū),所述離子摻雜區(qū)包括阱區(qū)、反型摻雜區(qū)和同型摻雜區(qū),所述同型摻雜區(qū)與所述阱區(qū)的導(dǎo)電類型同型且與所述反型摻雜區(qū)的導(dǎo)電類型反型,所述反型摻雜區(qū)為SiCMOS晶體管的源區(qū),所述同型摻雜區(qū)使得所述反型摻雜區(qū)與所述阱區(qū)等電位;
在所述襯底上形成具有第一開(kāi)口的保護(hù)層,所述第一開(kāi)口暴露出所述離子摻雜區(qū)的待形成歐姆接觸的區(qū)域的至少部分頂面,所述保護(hù)層為碳膜或者氮化鋁;
在所述保護(hù)層的掩蔽下對(duì)所述襯底進(jìn)行第一退火處理,以在激活所述離子摻雜區(qū)中摻雜的離子的同時(shí),使所述離子摻雜區(qū)被暴露的頂面因SiC的升華而變?yōu)榇植陧斆妫?/p>
形成金屬層,所述金屬層至少覆蓋在所述粗糙頂面上;
進(jìn)行第二退火處理,以使得所述金屬層與所述粗糙頂面處的所述離子摻雜區(qū)合金化,形成SiC基歐姆接觸層;
在所述SiC基歐姆接觸層上形成金屬電極,且所述粗糙頂面用于增大所述金屬電極與所述待形成歐姆接觸的區(qū)域之間的結(jié)合性能,并降低所述金屬電極與所述待形成歐姆接觸的區(qū)域之間的接觸電阻。
2.如權(quán)利要求1所述的制造方法,其特征在于,對(duì)所述SiC基材區(qū)進(jìn)行離子摻雜,以在SiC基材區(qū)中形成離子摻雜區(qū)的步驟包括:
對(duì)所述SiC基材區(qū)進(jìn)行第一離子注入,以在所述SiC基材區(qū)中形成阱區(qū);
對(duì)所述阱區(qū)進(jìn)行第二離子注入,以在所述阱區(qū)中形成反型摻雜區(qū);
對(duì)所述反型摻雜區(qū)進(jìn)行第三離子注入,以在所述反型摻雜區(qū)中形成與所述阱區(qū)的導(dǎo)電類型相同的同型摻雜區(qū)。
3.如權(quán)利要求2所述的制造方法,其特征在于,在對(duì)所述SiC基材區(qū)進(jìn)行所述第一離子注入之前,在所述襯底上形成具有第二開(kāi)口的第一掩膜層,所述第二開(kāi)口暴露出所述SiC基材區(qū)的部分頂面;在對(duì)所述SiC基材區(qū)進(jìn)行所述第一離子注入之后,且在對(duì)所述阱區(qū)進(jìn)行所述第二離子注入之前,在所述襯底上形成具有第三開(kāi)口的第二掩膜層,所述第三開(kāi)口暴露出所述阱區(qū)的部分頂面;在對(duì)所述SiC基材區(qū)進(jìn)行所述第二離子注入之后,且在對(duì)所述反型摻雜區(qū)進(jìn)行所述第三離子注入之前,在所述襯底上形成具有第四開(kāi)口的第三掩膜層,所述第四開(kāi)口暴露出所述反型摻雜區(qū)的部分頂面。
4.如權(quán)利要求3所述的制造方法,其特征在于,所述第一離子注入和所述第三離子注入所采用的離子包括鋁、硼和銦中的至少一種,所述第二離子注入所采用的離子包括氮、磷和砷中的至少一種。
5.如權(quán)利要求1所述的制造方法,其特征在于,在對(duì)所述襯底進(jìn)行第一退火處理之后且在形成所述金屬層之前,去除所述保護(hù)層。
6.如權(quán)利要求1所述的制造方法,其特征在于,所述襯底包括基底以及基底上的SiC外延層,所述SiC外延層為所述SiC基材區(qū),所述制造方法還包括:在對(duì)所述襯底進(jìn)行第一退火處理之后且在形成金屬層之前,還在所述襯底的相應(yīng)區(qū)域上形成依次層疊的柵介質(zhì)層和柵極。
7.一種采用權(quán)利要求1-6中任一項(xiàng)所述的SiC基歐姆接觸結(jié)構(gòu)的制造方法形成的SiC基歐姆接觸結(jié)構(gòu),其特征在于,包括:
SiC基材區(qū);
離子摻雜區(qū),形成在所述SiC基材區(qū)中,所述離子摻雜區(qū)包括阱區(qū)、反型摻雜區(qū)和同型摻雜區(qū),所述同型摻雜區(qū)與所述阱區(qū)的導(dǎo)電類型相同且與所述反型摻雜區(qū)的導(dǎo)電類型相反,所述反型摻雜區(qū)為SiCMOS晶體管的源區(qū),所述同型摻雜區(qū)使得所述反型摻雜區(qū)與所述阱區(qū)等電位,且所述離子摻雜區(qū)的待形成歐姆接觸的區(qū)域的至少部分頂面因SiC的升華而變?yōu)榇植陧斆妫?/p>
金屬層,所述金屬層至少覆蓋在所述粗糙頂面上,且與所述粗糙頂面處的所述離子摻雜區(qū)合金化而形成SiC基歐姆接觸層;
金屬電極,形成在所述SiC基歐姆接觸層上;
其中,所述粗糙頂面用于增大所述金屬電極與所述待形成歐姆接觸的區(qū)域之間的結(jié)合性能,并降低所述金屬電極與所述待形成歐姆接觸的區(qū)域之間的接觸電阻。
8.如權(quán)利要求7所述的SiC基歐姆接觸結(jié)構(gòu),其特征在于,
所述阱區(qū)形成在所述SiC基材區(qū)中;
所述反型摻雜區(qū)形成在所述阱區(qū)中;
所述同型摻雜區(qū)形成在所述反型摻雜區(qū)中。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于紹興中芯集成電路制造股份有限公司,未經(jīng)紹興中芯集成電路制造股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110731269.7/1.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺(tái)結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)





