[發明專利]一種鉻硅系薄膜電阻及其制備方法

有效

• 申請號: 202110662034.7
• 申請日: 2021-06-15
• 公開（公告）號: CN113410382B
• 公開（公告）日: 2022-11-29
• 發明（設計）人: 楊尚潔;楊永峰;張萬垚;李林;折宇;陳寶忠
• 申請（專利權）人: 西安微電子技術研究所
• 主分類號: H01L49/02
• 分類號: H01L49/02
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 馬貴香

本發明屬于薄膜電阻制備技術領域，公開了一種鉻硅系薄膜電阻及其制備方法，包括以下步驟：在襯底上使用化學氣相沉積法沉積二氧化硅絕緣層；使用物理氣相沉積法在二氧化硅絕緣層上先沉積鉻硅電阻層，再沉積鈦鎢層；使用化學氣相沉積法在鈦鎢層上沉積二氧化硅層，作為硬掩膜；在硬掩膜上完成電阻圖形的制備；對二氧化硅層進行刻蝕，形成硬掩膜窗口；使用強氧化溶劑對硬掩膜窗口的鈦鎢層進行去除；對鉻硅電阻層進行干法預刻蝕；使用濕法化學腐蝕法對鉻硅電阻層進行腐蝕，得到鉻硅系薄膜電阻。使用硬掩膜作為刻蝕阻擋層可解決濕法腐蝕的侵蝕問題，使用干法預刻蝕解決濕法腐蝕速率非線性變化的問題，可有效控制電阻圖形的寬度、長度，提高電阻的精度。

技術領域

本發明屬于薄膜電阻制備技術領域，特別涉及一種鉻硅系薄膜電阻及其制備方法。

背景技術

隨著半導體集成電路的不斷進步和發展，不同的擴散電阻和注入電阻無法滿足實際的產品需求，高精度薄膜電阻在模擬集成電路的需求進一步提高。金屬薄膜電阻相對于擴散和注入電阻具有更低的溫度系數、較小的寄生參量和較寬范圍的薄層電阻值，電阻精度較高。

目前在模擬集成電路中對于鉻硅系電阻(Cr-Si)10μm以下的寬度尚無成熟有效的制作方法。

發明內容

本發明的目的在于提供一種鉻硅系薄膜電阻及其制備方法，解決了現有技術中10μm以下寬度鉻硅系電阻(Cr-Si)無法制備的問題。

本發明是通過以下技術方案來實現：

一種鉻硅系薄膜電阻的制備方法，包括以下步驟：

S1、在襯底上使用化學氣相沉積法沉積二氧化硅絕緣層；

S2、使用物理氣相沉積法在二氧化硅絕緣層上先沉積鉻硅電阻層，再沉積鈦鎢層；

S3、使用化學氣相沉積法在鈦鎢層上沉積二氧化硅層，作為硬掩膜；

S4、在硬掩膜上完成電阻圖形的制備；

S5、對二氧化硅層進行刻蝕，形成硬掩膜窗口；

S6、使用強氧化溶劑對硬掩膜窗口的鈦鎢層進行去除；

S7、對鉻硅電阻層進行干法預刻蝕；

S8、使用濕法化學腐蝕法對鉻硅電阻層進行腐蝕，得到所述鉻硅系薄膜電阻。

進一步，在S8后，對鉻硅系薄膜電阻進行后處理，具體包括以下步驟：

(1)通過干法去膠工藝去除表層二氧化硅絕緣層上的光刻膠；

(2)采用濕法有機清洗，對殘留光刻膠及S7中干法預刻蝕產生的聚合物進行去除。

進一步，S8中，濕法化學腐蝕法采用的溶液為硝酸、氫氟酸和水的混合液。

進一步，強氧化溶劑的溫度為30℃～80℃。

進一步，二氧化硅絕緣層的厚度為1～2μm。

進一步，鉻硅電阻層的厚度為

進一步，鈦鎢層的厚度為

進一步，化學氣相沉積法采用等離子體化學氣相淀積法，射頻功率在300W～2000W，溫度在350℃～500℃。

進一步，物理氣相沉積法具體為：功率源采用直流源、中頻源或射頻源，功率控制在100～2000W。

本發明還公安顆粒所述制備方法制備得到的鉻硅系薄膜電阻，包括自下而上設置的襯底、二氧化硅絕緣層、鉻硅電阻層、鈦鎢層和硬掩膜；所述鉻硅系薄膜電阻的寬度為5～8um。

與現有技術相比，本發明具有以下有益的技術效果：