[發(fā)明專利]一種基于FPGA與AD/DA轉(zhuǎn)換器的高性能數(shù)字信號(hào)處理SiP電路裝置

在審

• 申請?zhí)枺?/td>: 202110660685.2
• 申請日: 2021-06-15
• 公開（公告）號(hào): CN113394211A
• 公開（公告）日: 2021-09-14
• 發(fā)明（設(shè)計(jì)）人: 張文強(qiáng);李居強(qiáng);顧廷煒;顧林
• 申請（專利權(quán)）人: 中國電子科技集團(tuán)公司第五十八研究所
• 主分類號(hào): H01L25/18
• 分類號(hào): H01L25/18
• 代理公司: 無錫派爾特知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32340
• 代理人: 楊立秋

本發(fā)明公開了一種基于FPGA與AD/DA轉(zhuǎn)換器的高性能數(shù)字信號(hào)處理SiP電路裝置，屬于數(shù)字信號(hào)處理技術(shù)領(lǐng)域。它包括數(shù)據(jù)信號(hào)處理裝置和轉(zhuǎn)接基板，所述數(shù)據(jù)信號(hào)處理裝置包括FPGA和雙通道ADC轉(zhuǎn)換器、雙通道DAC轉(zhuǎn)換器，所述FPGA和雙通道ADC轉(zhuǎn)換器、雙通道DAC轉(zhuǎn)換器通過再布線工藝將Wire?Bond的芯片轉(zhuǎn)換為Flip?Chip芯片進(jìn)行連接。本發(fā)明大大減小了數(shù)據(jù)處理系統(tǒng)體積，具備廣泛的使用場景，安全可靠。

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)字信號(hào)處理技術(shù)領(lǐng)域，尤其涉及一種基于FPGA與AD/DA轉(zhuǎn)換器的高性能數(shù)字信號(hào)處理SiP電路裝置。

背景技術(shù)

傳統(tǒng)的數(shù)字信號(hào)處理硬件設(shè)計(jì)方式是在PCB板上布設(shè)信號(hào)處理核心芯片、AD/DA轉(zhuǎn)換器芯片以及相應(yīng)的配置電路，不僅布設(shè)繁瑣，而且體積大，限制了其應(yīng)用場景。

而在集成電路封裝中，傳統(tǒng)的IC陰線鍵合隨著集成電路工藝和設(shè)計(jì)技術(shù)水平的提高已越來越無法滿足現(xiàn)代封裝的需求。此外，傳統(tǒng)的基于陶瓷封裝的集成電路工藝一直種種制約，包括由于陶瓷外殼腔體與芯片大小不匹配引起的鍵合引線易塌陷變形、芯片焊盤與陶瓷外殼鍵合指存在引線交叉無法鍵合和芯片的對應(yīng)要求與外殼的對應(yīng)關(guān)系不一致等問題，雖然我們可以針對具體情況對芯片或外殼設(shè)計(jì)進(jìn)行改版，但會(huì)導(dǎo)致研制周期和生產(chǎn)加工周期延長，嚴(yán)重影響集成電路產(chǎn)品的生產(chǎn)進(jìn)度，為此，我們提出一種基于FPGA與AD/DA轉(zhuǎn)換器的高性能數(shù)字信號(hào)處理SiP電路裝置。

發(fā)明內(nèi)容

本發(fā)明主要針對于現(xiàn)有技術(shù)中由于陶瓷外殼腔體與芯片大小不匹配引起的鍵合引線易塌陷變形、芯片焊盤與陶瓷外殼鍵合指存在引線交叉無法鍵合和芯片的對應(yīng)要求與外殼的對應(yīng)關(guān)系不一致等問題，提供一種基于FPGA與AD/DA轉(zhuǎn)換器的高性能數(shù)字信號(hào)處理SiP電路裝置；通過采用FPGA和雙通道ADC轉(zhuǎn)換器、雙通道DAC轉(zhuǎn)換器進(jìn)行組合通用數(shù)據(jù)信號(hào)處理SiP裝置設(shè)計(jì)，大大減小了數(shù)據(jù)處理系統(tǒng)體積，具備廣泛的使用場景，安全可靠。

本發(fā)明的一種基于FPGA與AD/DA轉(zhuǎn)換器的高性能數(shù)字信號(hào)處理SiP電路裝置，包括數(shù)據(jù)信號(hào)處理裝置和轉(zhuǎn)接基板，所述數(shù)據(jù)信號(hào)處理裝置包括FPGA和雙通道ADC轉(zhuǎn)換器、雙通道DAC轉(zhuǎn)換器，所述FPGA和雙通道ADC轉(zhuǎn)換器、雙通道DAC轉(zhuǎn)換器通過再布線工藝將Wire-Bond的芯片轉(zhuǎn)換為Flip-Chip芯片進(jìn)行連接。

優(yōu)選的，所述FPGA用于處理接收到的信號(hào)數(shù)據(jù)，所述FPGA和雙通道ADC轉(zhuǎn)換器、雙通道DAC轉(zhuǎn)換器之間的信號(hào)分別通過Serdes接口和LVDS接口傳輸。

優(yōu)選的，所述FPGA的配置方式為SiP外部的配置電路，SPI接口與其他接口通過再布線結(jié)合FANOUT的方式扇出至SiP外部再與FPGA連接。

優(yōu)選的，所述轉(zhuǎn)接基板采用無陶瓷基板設(shè)計(jì)，所述轉(zhuǎn)接基板下表面使用RDL制造工藝植球。

優(yōu)選的，所述FPGA、雙通道ADC轉(zhuǎn)換器、雙通道DAC轉(zhuǎn)換器均采用倒裝焊的方式倒扣在轉(zhuǎn)接基板上表面并使用塑封工藝封裝。

優(yōu)選的，所述FPGA對外的接口包括GTX、JTAG、標(biāo)準(zhǔn)的總線接口。

優(yōu)選的，所述FPGA為千萬門級(jí)FPGA。

本發(fā)明具有如下有益效果：

本發(fā)明的一種基于FPGA與AD/DA轉(zhuǎn)換器的高性能數(shù)字信號(hào)處理SiP電路裝置，包括數(shù)據(jù)信號(hào)處理裝置和轉(zhuǎn)接基板，所述數(shù)據(jù)信號(hào)處理裝置包括FPGA和雙通道ADC轉(zhuǎn)換器、雙通道DAC轉(zhuǎn)換器，所述FPGA和雙通道ADC轉(zhuǎn)換器、雙通道DAC轉(zhuǎn)換器通過再布線工藝將Wire-Bond的芯片轉(zhuǎn)換為Flip-Chip芯片進(jìn)行連接；本發(fā)明采用千萬門級(jí)FPGA為核心，高性能雙通道ADC轉(zhuǎn)換器、高性能雙通道DAC轉(zhuǎn)換器進(jìn)行組合通用數(shù)據(jù)信號(hào)處理SiP裝置設(shè)計(jì)，采用無基板方案及一體化封裝技術(shù)，大大減小了數(shù)據(jù)處理系統(tǒng)體積，具備廣泛的使用場景，安全可靠。

附圖說明