[發明專利]包含門電路的數字電路

有效

• 申請號: 202110631553.7
• 申請日: 2021-06-07
• 公開（公告）號: CN113098495B
• 公開（公告）日: 2022-01-04
• 發明（設計）人: 宋衛權;陳向東
• 申請（專利權）人: 杭州士蘭微電子股份有限公司
• 主分類號: H03K19/20
• 分類號: H03K19/20;H03K19/21;H03K19/0944
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純

本申請公開了包含門電路的數字電路。該數字電路包括：門電路，用于執行邏輯運算以產生邏輯運算結果；以及觸發模塊，與門電路相連接，將邏輯運算結果存儲為相應邏輯狀態的數據，其中，門電路，包括：第一組晶體管和第二組晶體管、第三晶體管和第四晶體管，在第三晶體管和第四晶體管導通的情形下，第一組晶體管和第二組晶體管經由第三晶體管和第四晶體管彼此連接，在第三晶體管和第四晶體管關斷的情形下，門電路截斷供電端和接地端之間的直流通路以降低短路損耗，觸發模塊復用第三晶體管和第四晶體管，以控制門電路與觸發模塊的內部電路之間的連接。該數字電路將門電路和觸發器作為組合電路模塊進行優化設計以降低電路成本。

技術領域

本發明涉及集成電路技術，更具體地，涉及包含門電路的數字電路。

背景技術

在集成電路的數字部分中，采用門電路實現基本邏輯運算或復合邏輯運算，采用觸發器將門電路的邏輯運算結果存儲為兩個邏輯狀態之一相對應的數據，即，0或1。按照邏輯運算的不同，門電路可以分為與門、或門、非門、與非門、或非門、與或非門、異或門等。門電路的邏輯運算結果例如是脈沖信號，觸發器基于脈沖信號產生與邏輯狀態相對應的穩態電平信號。

門電路例如包括串聯連接在供電端和接地端之間的PMOS晶體管和NMOS晶體管。在邏輯運算中，在門電路的輸入信號的邏輯狀態改變時，門電路的輸出信號的邏輯狀態根據門電路的邏輯功能而發生變化。由于輸入信號的波形并非理想的階躍信號，因此，在輸入信號的上升下降的過程中PMOS晶體管和NMOS晶體管可能均處于導通狀態，從而形成供電端至接地端之間的直流通路，產生開關過程中的短路功耗。

因此，期望對門電路進行優化設計以降低短路功耗以及實現數字電路的優化設計。

發明內容

鑒于上述問題，本發明的目的在于提供門電路以及包含門電路的數字電路，其中，在門電路的輸出端與供電端和接地端至少之一的直流通路上串聯晶體管以降低短路功耗以及實現數字電路的優化設計。

根據本發明的第一方面，提供一種門電路，包括：位于供電端和接地端之間的第一組晶體管、第二組晶體管、以及第三晶體管，其中，所述門電路基于所述第一組晶體管和所述第二組晶體管的拓撲結構執行邏輯運算，所述第三晶體管的柵極接收時鐘信號，所述第一組晶體管和所述第二組晶體管中的各個晶體管的柵極連接至所述門電路的輸入端以接收各自的輸入信號，在所述第三晶體管導通的情形下，所述第一組晶體管連接至供電端，所述第二組晶體管連接至接地端，并且所述第一組晶體管和所述第二組晶體管彼此連接，二者的中間節點連接至所述門電路的輸出端以提供與邏輯運算結果相對應的觸發信號，在所述輸入信號的過渡階段，所述第三晶體管關斷以截斷供電端和接地端之間的直流通路。

優選地，所述第一組晶體管和所述第二組晶體管分別包括按照以下任一種方式連接的多個晶體管：串聯連接、并聯連接、串并聯連接。

優選地，所述第一組晶體管和所述第二組晶體管中的至少一個包括串聯連接的多個晶體管。

優選地，所述第三晶體管連接在所述第一組晶體管和所述第二組晶體管之間，在所述輸入信號的過渡階段，所述第三晶體管關斷以截斷供電端和接地端之間的直流通路，在所述第三晶體管導通的情形下，所述第一組晶體管和所述第二組晶體管經由所述第三晶體管彼此連接以形成二者的中間節點。

優選地，所述第一組晶體管和所述第二組晶體管彼此連接以形成二者的中間節點，所述第三晶體管連接在所述供電端和所述第一組晶體管之間，在所述輸入信號的過渡階段，所述第三晶體管關斷以截斷供電端和接地端之間的直流通路，在所述第三晶體管的情形下，所述第一組晶體管經由所述第三晶體管連接至供電端。

優選地，所述第一組晶體管和所述第二組晶體管彼此連接以形成二者的中間節點，所述第三晶體管連接在所述接地端和所述第二組晶體管之間，在所述輸入信號的過渡階段，所述第三晶體管關斷以截斷供電端和接地端之間的直流通路，在所述第三晶體管的情形下，所述第二組晶體管經由所述第三晶體管連接至接地端。