[發明專利]一種時間間隔測量系統及方法

在審

• 申請號: 202110606075.4
• 申請日: 2021-05-24
• 公開（公告）號: CN113328745A
• 公開（公告）日: 2021-08-31
• 發明（設計）人: 張博;那虹剛;魯志軍;張穎;高樹俠;周彤
• 申請（專利權）人: 黑龍江省計量檢定測試研究院
• 主分類號: H03L7/26
• 分類號: H03L7/26;H03L7/23;H03L7/081
• 代理公司: 北京隆源天恒知識產權代理事務所(普通合伙) 11473
• 代理人: 段守富

本發明提供了一種時間間隔測量系統及方法，該系統包括原子鐘和FPGA芯片，原子鐘的輸出端與FPGA芯片的輸入端連接，FPGA芯片包括鎖相環模塊、計數器模塊和加法器模塊，鎖相環模塊的輸出端與計數器模塊的輸入端連接，計數器模塊的輸出端與加法器模塊的輸入端連接，計數器模塊包括多個n路脈沖計數器，多個n路脈沖計數器用于交替對待測信號進行脈沖計數。通過原子鐘輸出基準頻率信號，FPGA芯片對基準頻率信號進行倍頻得到原始時鐘信號，然后對原始時鐘信號多次移相，實現對原始時鐘信號的等效倍頻，從而提高測量精度。另外，通過多個n路脈沖計數器交替對待測信號進行脈沖計數，實現連續無間斷的測量待測信號。

技術領域

本發明涉及時間間隔測量技術領域，具體而言，涉及一種時間間隔測量系統及方法。

背景技術

高精度時間間隔測量技術在原子物理實驗、天文測量、激光測距及高精度無源定位中有著廣泛應用，現已成為軍事通信、衛星定位等航空航天和國防軍事中不可或缺的關鍵技術。

目前，主要通過脈沖計數法來測量時間間隔，為了提高時間間隔測量的精度，必須提高脈沖計數法的精度，通常有兩種方式提高脈沖計數法的精度：提高計數時鐘頻率和使用時幅轉換技術。時鐘頻率越高，測量誤差越小，但是頻率越高對計數芯片的性能要求也越高。例如要求1ns的測量誤差時，時鐘頻率就需要提高到1GHz，此時一般計數器芯片很難正常工作，同時也會帶來電路板的布線、材料選擇、加工等諸多問題。時幅轉換技術雖然對時鐘頻率要求不高，但由于采用模擬電路，在待測信號頻率比較高的情況下容易受噪聲干擾，而且當要求連續測量信號的脈寬時，電路反應的快速性方面就存在一定問題。

另外，在對時間間隔進行測量時，需要上傳測量數據至上位機，而現有的測量系統只能在測量完畢后上傳數據，難以在測量過程中上傳數據，因此，在需要持續上傳測量數據時，會導致測量過程不具有連續性，進而導致測量誤差增大。

發明內容

本發明解決的問題是難以提高脈沖計數法的精度和難以在測量過程中上傳數據。

為解決上述問題，本發明第一方面提供一種時間間隔測量系統，包括原子鐘和FPGA芯片，所述原子鐘的輸出端與所述FPGA芯片的輸入端連接，所述原子鐘用于向所述FPGA芯片輸出基準頻率信號，所述FPGA芯片包括鎖相環模塊、計數器模塊和加法器模塊，所述鎖相環模塊的輸出端與所述計數器模塊的輸入端連接，所述計數器模塊的輸出端與所述加法器模塊的輸入端連接，所述加法器模塊的輸出端適于與上位機的輸入端連接，所述鎖相環模塊用于對輸入的所述基準頻率信號進行倍頻得到原始時鐘信號，并對所述原始時鐘信號進行多次移相以產生n路具有固定相移的計數時鐘信號，所述計數器模塊包括多個n路脈沖計數器，多個所述n路脈沖計數器用于根據所述計數時鐘信號交替對待測信號進行脈沖計數，所述加法器模塊用于將所述n路脈沖計數器的計數結果進行累加并將計算結果發送至所述上位機。

進一步地，所述原子鐘為銣原子鐘。

進一步地，所述n路脈沖計數器為八路脈沖計數器,所述八路脈沖計數器對應的八路計數時鐘信號的相位依次相差45°。

進一步地，所述鎖相環模塊包括第一鎖相環單元和第二鎖相環單元，所述第一鎖相環單元對所述原始時鐘信號進行四次移相，移相角度依次設定為0°、45°、90°、135°，所述第二鎖相環對所述原始時鐘信號進行四次移相，移相角度依次設定為180°、225°、270°、315°。

進一步地，所述加法器模塊包括兩個加法器單元，所述n路脈沖計數器的數量為兩個，兩個所述n路脈沖計數器的輸出端分別與兩個所述加法器單元的輸入端連接。

進一步地，一所述n路脈沖計數器接收待測信號時，另一所述n路脈沖計數器接收反向的待測信號，所述n路脈沖計數器還用于識別所述待測信號的電平，并在高電平時允許計數，在低電平時清零。

進一步地，所述計數器模塊還包括控制單元，所述控制單元用于對所述待測信號進行信號段劃分，并控制多個所述n路脈沖計數器交替對各所述信號段進行脈沖計數。