[發(fā)明專利]衛(wèi)星通信多通道射頻收發(fā)接口單元3D集成封裝架構

有效

• 申請?zhí)枺?/td>: 202110596453.5
• 申請日: 2021-05-31
• 公開（公告）號: CN113471186B
• 公開（公告）日: 2023-08-29
• 發(fā)明（設計）人: 朱勇;祁冬;邱釗;陸宇;浦韻溪;張睿
• 申請（專利權）人: 西南電子技術研究所(中國電子科技集團公司第十研究所)
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L23/31;H04B7/185
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 劉磊

1.一種衛(wèi)星通信多通道射頻收發(fā)接口單元3D集成封裝架構，包括：金屬殼封裝管座(1)周向帶有射頻信號輸入/輸出插座(3)、發(fā)射陣列校準射頻信號輸入插座(5)、電源與低頻控制插座(6)、接收陣列校準射頻信號輸出插座(9)、中頻輸入/輸出射頻插座(10)和程序寫入插座(11)，封裝在所述金屬殼封裝管座1管殼中的母板(2)，其特征在于：在固定在金屬殼封裝管座(1)中封裝的母板(2)上，至少設有兩組采用埋入式系統集成(SiP)3D堆疊封裝，且?guī)в猩漕l輸入/出接口和發(fā)射、射頻收發(fā)業(yè)務、射頻收發(fā)通道及其備份通道的堆疊組裝PoP硅堆疊模塊(4)，設置有校準通道的校準/參考源PoP堆(8)，以及分布在所述校準/參考源PoP堆(8)旁側的電源管理器(7)；PoP硅堆疊模塊(4)通過所述母板(2)與封裝在母板(2)下方空氣腔中的CPLD器件(14)垂直互聯，在所述母板(2)上共形成2～6組2～4層射頻PoP堆的立體結構；校準/參考源PoP堆(8)的下方，被封裝底座金屬隔梁(15)分隔的空氣腔內相連有兩個并行排列的穩(wěn)壓電源LDO(16)，通過所述母板(2)與封裝在母板(2)下方空氣腔中的穩(wěn)壓電源LDO(16)，形成1～8個射頻SiP模塊封裝堆和1個參考/校準源射頻SiP模塊的至少兩層射頻封裝堆，從而構成了被上封蓋板封裝頂部蓋板(12)、底封裝蓋板封裝底部蓋板(13)屏蔽封裝，集成帶備份的1～8路發(fā)射業(yè)務通道和2～16路接收業(yè)務通道的多通道射頻收發(fā)接口單元3D集成封裝架構。

2.如權利要求1所述的衛(wèi)星通信多通道射頻收發(fā)接口單元3D集成封裝架構，其特征在于：PoP硅堆疊模塊(4)和校準/參考源PoP堆(8)以硅熱膨脹系數較為接近的AlSiC材料和AlN高溫共燒多層陶瓷(HTCC)基板作為封裝的母板2；金屬殼封裝管座(1)以AlSiC作為封裝管殼，基于硅基多芯片射頻SiP，采用階梯焊接工藝并利用封裝的BGA和硅通孔TSV垂直互聯，將射頻SiP模塊堆疊焊接后在表貼到封裝的母板(2)上，采用激光縫焊氣密封裝，形成整體的多通道收發(fā)接口單元封裝結構。

3.如權利要求1所述的衛(wèi)星通信多通道射頻收發(fā)接口單元3D集成封裝架構，其特征在于：電源管理器(7)包括：分布在校準/參考源PoP堆(8)兩邊的DC/DC電源模塊，集成在多層陶瓷封裝母板(2)的背面下方與封裝管座(1)形成的空氣腔中的線性電壓穩(wěn)壓器LDO(16)，DC/DC電源+1.5V輸出端連接穩(wěn)壓電源LDO16，將+5V轉+1.5VDC/DC電源和+5V轉-5VDC/DC電源提供給PoP硅堆疊模塊4和校準/參考源PoP堆8的砷化鎵射頻芯片器件，將輸出穩(wěn)壓輸出+1.2V，提供給PoP硅堆疊模塊(4)的硅CMOS射頻芯片，DC/DC電源將+5V電壓提供給硅基發(fā)射業(yè)務通道、接收業(yè)務通道連通的SiP模塊內砷化鎵射頻芯片漏極，將輸出的-5V電壓提供給硅基發(fā)射業(yè)務通道、接收業(yè)務通道等SiP模塊內砷化鎵射頻芯片柵極，穩(wěn)壓電源LDO(16)為母板(2)下方空氣腔中的數字控制器提供1.2V、3.3V的電源電壓，輸出1.2V射頻電壓提供給硅基發(fā)射業(yè)務通道、接收業(yè)務通道等SiP模塊內硅CMOS射頻芯片，穩(wěn)壓輸出數字3.3V電壓提供給硅基發(fā)射業(yè)務通道、接收業(yè)務通道等SiP模塊內鎖相環(huán)PLL。

4.如權利要求1所述的衛(wèi)星通信多通道射頻收發(fā)接口單元3D集成封裝架構，其特征在于：PoP硅堆疊模塊包括：通過球柵陣列BGA植球堆疊封裝裝配的雙接收業(yè)務備份通道SiP模塊、雙接收業(yè)務通道SiP模塊和發(fā)射業(yè)務及備份通道SiP模塊三層射頻封裝堆疊，形成與多種射頻GaAs芯片進行一體化集成1～8個射頻收發(fā)通道數封裝堆。

5.如權利要求1所述的衛(wèi)星通信多通道射頻收發(fā)接口單元3D集成封裝架構，其特征在于：PoP硅堆疊模塊(4)內堆疊的射頻SiP采用硅基集成波導(SIW)、梳狀帶狀線濾波器，基于硅通孔TSV繞線集成電感與芯片電容的LC高Q濾波器，分別在Ka/K、C、L波段實現高性能、高集成度的帶通濾波器；采用以上三種形態(tài)的濾波器，滿足發(fā)射、接收業(yè)務通道兩次上變頻和下變頻方案需要的K或Ka波段、C波段和L波段濾波器，用于通帶選擇、射頻預選或鏡頻抑制、信號帶寬限制。