[發明專利]一種地址轉換方法、裝置、設備及機器可讀存儲介質

在審

• 申請號: 202110594148.2
• 申請日: 2021-05-28
• 公開（公告）號: CN113542445A
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 王柏鶴
• 申請（專利權）人: 新華三信息安全技術有限公司
• 主分類號: H04L29/12
• 分類號: H04L29/12
• 代理公司: 暫無信息
• 代理人: 暫無信息

本公開提供一種地址轉換方法、裝置、設備及機器可讀存儲介質，該方法包括：接收待處理報文，查詢本地與所述待處理報文匹配的會話信息；根據與所述待處理報文匹配的會話信息，對所述待處理報文進行地址轉換；將經過地址轉換的報文進行根據轉換后的目的IP地址進行轉發；所述會話信息是根據CPU下發的會話信息保存的。通過本公開的技術方案，使用專門的FPGA，根據CPU下發的會話信息，對關聯匹配的待處理報文進行地址轉換，并將轉換后的報文進行轉發，避免CPU在地址轉換上消耗過大性能，同時利用了FPGA數倍于CPU的地址轉換報文轉發性能，提高AFT設備的處理效率。

技術領域

本公開涉及通信技術領域，尤其是涉及一種地址轉換方法、裝置、設備及機器可讀存儲介質。

背景技術

IPv4技術已經誕生了數十個年頭，IPv4設計時采用的是32bit長度。理論上可以提供2的32次方個也就是43億個IP地址。但是隨著設備數量的快速增長。IPv4已經不能滿足目前的需求。IPv6地址有2的128次方個。但是由于現在的一些硬件兼容性、軟件兼容性，等問題無法立即普及IPv6。目前的NAT技術僅僅只能進行IPv4的地址之間進行轉換。目前一些互聯網公司的網站地址已經變成了IPv6地址。如果用戶的終端不是IPv6的設備將無法訪問。

CPU(central processing unit，中央處理器)作為計算機系統的運算和控制核心，是信息處理、程序運行的最終執行單元。

FPGA(Field Programmable Gate Array，現場可編程邏輯門陣列)是在PAL、GAL等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。

在AFT(Address Family Translation，地址族轉換)設備中，通常CPU用于進行地址轉換，通過在設備上配置對應的策略，配置的策略可以是變換源ip地址、目的ip地址、源端口號、目的端口號。流量上送到AFT設備上。根據報文五元組信息去配置對應的策略，如果匹配上了會根據對應的策略進行地址轉換。現有技術一般是報文的解析和策略的配置和報文地址轉換都是在CPU上進行的，這種方式的缺點是CPU低報文的轉發能力比較弱，如果報文解析、策略匹配和地址轉換都是在CPU上進行的轉換，會是降低CPU低性能。

發明內容

有鑒于此，本公開提供一種地址轉換方法、裝置及電子設備、機器可讀存儲介質，以改善上述IPv4、IPv6地址消耗CPU性能過大的問題。

具體地技術方案如下：

本公開提供了一種地址轉換方法，應用于AFT設備的FPGA，所述AFT設備還包括CPU，所述方法包括：接收待處理報文，查詢本地與所述待處理報文匹配的會話信息；根據與所述待處理報文匹配的會話信息，對所述待處理報文進行地址轉換；將經過地址轉換的報文進行根據轉換后的目的IP地址進行轉發；所述會話信息是根據CPU下發的會話信息保存的。

作為一種技術方案，所述接收待處理報文，查詢本地與所述待處理報文匹配的會話信息，包括：若本地未查詢到與所述待處理報文匹配的會話信息，則將所述待處理報文上送至CPU；接收并保存CPU根據所述被上送的待處理報文下發的會話信息。

作為一種技術方案，所述若本地未查詢到與所述待處理報文匹配的會話信息，則將所述待處理報文上送至CPU，包括：通過報文上送通道將所述待處理報文上送至CPU；所述接收并保存CPU根據所述被上送的待處理報文下發的會話信息，包括：通過會話下刷通道接收CPU下發的會話信息；所述報文上送通道和會話下刷通道是預先與CPU建立的。

作為一種技術方案，所述會話信息是根據CPU下發的會話信息保存的，包括：所述CPU下發的會話信息，是CPU根據待處理報文進行地址轉換并預查到路由信息后，記錄的映射信息生成的會話信息。