[發明專利]半導體裝置的形成方法

在審

• 申請號: 202110533897.4
• 申請日: 2021-05-17
• 公開（公告）號: CN113421855A
• 公開（公告）日: 2021-09-21
• 發明（設計）人: 王泰元;陳淑芳
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

本公開提供了一種半導體裝置的形成方法，包括：形成在基板的第一區域上方突出的第一半導體條(strip)以及在基板的第二區域上方突出的第二半導體條；形成隔離區于第一半導體條與第二半導體條之間；在第一半導體條及第二半導體條的多個側壁上并沿著側壁形成柵極堆疊；蝕刻溝槽，溝槽延伸至柵極堆疊及隔離區中，且溝槽露出基板的第一區域以及基板的第二區域；形成介電層于溝槽的側壁及底面上；以及在介電層上及溝槽中填充導電材料以形成接觸件，其中接觸件在隔離區的最底表面下方延伸。

技術領域

本公開是關于半導體裝置，特別是關于一種包含隔離區的半導體裝置。

背景技術

半導體裝置是用于各種電子應用，例如，舉例而言，個人電腦、手機、數碼相機、及其他電子設備。半導體裝置的制造通常是通過：依序沉積絕緣或介電層、導電層、及半導體層的材料于半導體基板上；以及在其上方利用微影圖案化各種材料層以形成電路組件及元件。

半導體產業持續通過不斷的縮小最小部件尺寸以改良各種電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成密度，允許更多組件集成至給定的區域。然而，隨著最小部件尺寸縮小，產生了額外的需要解決的問題。

發明內容

一種半導體裝置的形成方法，包括：形成在基板的第一區域上方突出的第一半導體條(strip)以及在基板的第二區域上方突出的第二半導體條；形成隔離區于第一半導體條與第二半導體條之間；在第一半導體條及第二半導體條的多個側壁上并沿著側壁形成柵極堆疊；蝕刻溝槽，溝槽延伸至柵極堆疊及隔離區中，且溝槽露出基板的第一區域以及基板的第二區域；形成介電層于溝槽的側壁及底面上；以及在介電層上及溝槽中填充導電材料以形成接觸件，其中接觸件在隔離區的最底表面下方延伸。

一種半導體結構，包括：第一鰭片，從半導體基板的第一區域突出；第二鰭片，從半導體基板的第二區域突出，且半導體基板的第一區域鄰近半導體基板的第二區域；隔離區，介于第一鰭片與第二鰭片之間；以及接觸件，延伸至隔離區中，接觸件與半導體基板的第一區域以及半導體基板的第二區域重疊，接觸件包括導電材料。

一種半導體結構，包括：基板，具有第一區域及第二區域，其中基板的第一區域是鄰近基板的第二區域；第一鰭片，延伸自基板的第一區域；第二鰭片，延伸自基板的第二區域；絕緣層，介于第一鰭片與第二鰭片之間，其中絕緣層的頂表面低于第一鰭片與第二鰭片的頂表面；柵極堆疊，位于第一鰭片及第二鰭片的多個側壁上且沿著第一鰭片及第二鰭片的側壁；以及導電接觸件，延伸穿過柵極堆疊且延伸至絕緣層中，且環繞導電接觸件的介電襯層將導電接觸件與柵極堆疊電性上隔離。

附圖說明

以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特征并未按照比例繪制且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特征。

圖1～圖4、圖5A、圖5B、圖5C、圖6A、圖6B、圖7A、圖7B、圖8A、圖8B、圖9、圖10A、圖10B、圖10C、圖11A、圖11B、圖11C、圖12A、圖12B、圖13A、圖13B、圖14、圖15A、圖15B、圖16、圖19A、圖19B及圖19C是根據一些實施例，繪示出在鰭式場效晶體管(Fin Field-EffectTransistors，FinFETs)的形成及切割金屬柵極(cut-metal-gate)制程中的中間階段的透視圖、俯視圖、側視圖、及剖面圖。

圖17及圖18根據是本公開的實施例，繪示出頂視圖。

圖20顯示出在兩個電路之間沒有接觸件的FinFETs的制造中的中間階段的剖面圖。

圖21及圖22繪示出圖19C中參考的FinFETs，其中外延區被施加VDD的偏壓。

圖23、圖24A、圖24B及圖25繪示出本公開的替代實施例，其中外延區被施加VDD的偏壓。

圖26顯示了圖23中參考的FinFETs的漏電流對柵極偏壓的曲線。