[發明專利]數據讀取方法、裝置及數據存儲設備

在審

• 申請號: 202110509254.6
• 申請日: 2020-07-16
• 公開（公告）號: CN113127378A
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 胡健輝;吳遠翔
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G06F12/02
• 分類號: G06F12/02;G06F12/0873;G06F12/1009
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 林錦輝;劉景峰

1.一種用于讀取數據存儲設備的NAND存儲器中的數據的方法，所述數據存儲設備的邏輯至物理映射表按照多級頁表方式管理，所述NAND存儲器存儲數據以及所述多級頁表的所有頁表，所述方法包括：

經由所述數據存儲設備的存儲器控制器接收主機發送的第一數據讀命令，所述第一數據讀命令包括主機邏輯地址；

在所述存儲器控制器處，使用所述主機邏輯地址來在所述數據存儲設備的SRAM的頁表中執行地址映射處理，所述SRAM的頁表是在所述SRAM上電時從所述NAND存儲器加載的所述多級頁表的部分頁表，所述部分頁表包括所述多級頁表中除了最后一級頁表之外的剩余頁表；

在所述地址映射處理中確定出與所述主機邏輯地址對應的最后一級頁表的基準地址時，經由所述存儲器控制器向所述NAND存儲器發送第二數據讀命令和第三數據讀命令，所述第二數據讀命令包括所述最后一級頁表的基準地址，所述第三數據讀命令包括所述主機邏輯地址；

在所述NAND存儲器處，根據所述最后一級頁表的基準地址和所述主機邏輯地址確定出物理地址，基于所確定的物理地址執行數據讀取并返回給所述存儲器控制器；以及

經由所述存儲器控制器，將所接收的數據提供給所述主機。

2.如權利要求1所述的方法，其中，所述SRAM還存儲所述多級頁表的最后一級頁表，所述方法還包括：

在所述地址映射處理中確定出與所述主機邏輯地址對應的物理地址時，經由所述存儲器控制器向所述NAND存儲器發送第四數據讀命令，所述第四數據讀命令包括所確定出的物理地址；以及

在所述NAND存儲器處，基于所述第四數據讀命令中的物理地址執行數據讀取。

3.如權利要求1所述的方法，其中，所述NAND存儲器包括NAND控制器、NAND高速緩存和NAND寄存器，所述NAND高速緩存用于緩存所述多級頁表，所述NAND寄存器用于存儲數據，

在所述NAND存儲器處，根據所述最后一級頁表的基準地址和所述主機邏輯地址確定出物理地址，并且基于所確定的物理地址執行數據讀取包括：

經由所述NAND控制器根據所述第二數據讀命令中的最后一級頁表的基準地址，從所述NAND高速緩存中讀取所述最后一級頁表；

經由所述NAND控制器根據所述第三數據讀命令中的主機邏輯地址，在所述最后一級頁表中確定所述物理地址；以及

經由所述NAND控制器根據所確定的物理地址對所述NAND寄存器執行數據讀取。

4.如權利要求3所述的方法，其中，所述NAND存儲器具有錯誤檢查糾正模塊，所述方法還包括：

在經由所述NAND存儲器根據所述第二數據讀命令中的最后一級頁表的基準地址讀取所述最后一級頁表后，經由所述錯誤檢查糾正模塊對所讀取的最后一級頁表進行解碼。

5.如權利要求4所述的方法，其中，在所述NAND存儲器處，根據所述第三數據讀命令中的主機邏輯地址，在所述最后一級頁表中確定所述物理地址包括：

在所述錯誤檢查糾正模塊對所讀取的最后一級頁表解碼成功后，經由所述NAND控制器根據所述第三數據讀命令中的主機邏輯地址，在所述最后一級頁表中確定所述物理地址。

6.如權利要求4所述的方法，還包括：

在所述錯誤檢查糾正模塊對所讀取的最后一級頁表解碼未成功時，經由所述NAND控制器將所述NAND寄存器置為全零模式，并將所述全零模式返回給所述存儲器控制器。

7.如權利要求1所述的方法，其中，所述數據存儲設備中保持所述最后一級頁表的多個副本。

8.如權利要求3所述的方法，其中，所述NAND高速緩存和所述NAND寄存器位于同一SoC芯片上。

9.如權利要求1所述的方法，其中，所述多級頁表包括三級頁表，以及二級頁表和對應的三級頁表被寫入所述NAND存儲器的同一晶片中。