[發(fā)明專利]用于處理串行數(shù)據(jù)流的裝置

在審

• 申請?zhí)枺?/td>: 202110502921.8
• 申請日: 2016-06-06
• 公開（公告）號: CN113395223A
• 公開（公告）日: 2021-09-14
• 發(fā)明（設(shè)計）人: T·S·穆克吉
• 申請（專利權(quán)）人: 德克薩斯儀器股份有限公司
• 主分類號: H04L25/03
• 分類號: H04L25/03;H04L7/00
• 代理公司: 北京紀(jì)凱知識產(chǎn)權(quán)代理有限公司 11245
• 代理人: 魏利娜

1.一種串行接口電路，包括：

數(shù)據(jù)輸入端子，其適于以第一頻率接收串行數(shù)據(jù)；

耦接到所述數(shù)據(jù)輸入端子的第一路徑，其包括：

第一求和節(jié)點，其耦接到所述數(shù)據(jù)輸入端子，并被配置成輸出第一求和數(shù)據(jù)；

第一同步電路，其耦接到所述第一求和節(jié)點，所述第一同步電路基于第一時鐘信號被驅(qū)動；和

第一反饋電路，其耦接到所述第一求和節(jié)點，所述第一反饋電路基于第二時鐘信號被驅(qū)動，并被配置成：基于所述第一求和數(shù)據(jù)和第一權(quán)重生成第一反饋信號，并將所述第一反饋信號反饋到所述第一求和節(jié)點；

耦接到所述數(shù)據(jù)輸入端子的第二路徑，其包括：

第二求和節(jié)點，其耦接到所述數(shù)據(jù)輸入端子，并被配置成輸出第二求和數(shù)據(jù)；

第二同步電路，其耦接到所述第二求和節(jié)點，所述第二同步電路基于第三時鐘信號被驅(qū)動；

第二反饋電路，其耦接到所述第二求和節(jié)點，所述第二反饋電路基于第四時鐘信號被驅(qū)動，并被配置成：基于所述第二求和數(shù)據(jù)和第二權(quán)重生成第二反饋信號，并將所述第二反饋信號反饋到所述第二求和節(jié)點，

其中所述第一時鐘信號和所述第三時鐘信號處于第二頻率，并且彼此互補，所述第二頻率是所述第一頻率的一半，

所述第二時鐘信號處于所述第二頻率，并且是所述第一時鐘信號的正交相移版本，并且所述第四時鐘信號是所述第二時鐘信號的互補版本；和

多路復(fù)用器，其被配置成基于所述第一時鐘信號選擇性地輸出所述第一同步電路的輸出和所述第二同步電路的輸出。

2.根據(jù)權(quán)利要求1所述的串行接口電路，其中第一反饋電路包括被配置成調(diào)整所述第一權(quán)重的第一增益級，并且所述第二反饋電路包括用以調(diào)整所述第二權(quán)重的第二增益級。

3.根據(jù)權(quán)利要求1所述的串行接口電路，其中所述第一同步電路包括串聯(lián)連接的多個鎖存器，并且所述多個鎖存器由所述第一時鐘信號和所述第三時鐘信號交替地鐘控。

4.根據(jù)權(quán)利要求1所述的串行接口電路，其中所述第一反饋電路包括串聯(lián)連接的多個鎖存器，并且所述多個鎖存器由所述第二時鐘信號和所述第四時鐘信號交替地鐘控。

5.根據(jù)權(quán)利要求4所述的串行接口電路，其中所述第一反饋電路的所述多個鎖存器被交替地配置成以相應(yīng)的權(quán)重將所述第一求和數(shù)據(jù)反饋到所述第一求和節(jié)點，并且以相應(yīng)的權(quán)重將所述第一求和數(shù)據(jù)反饋到所述第二求和節(jié)點。

6.根據(jù)權(quán)利要求1所述的串行接口電路，其中所述第二同步電路包括串聯(lián)連接的多個鎖存器，并且所述多個鎖存器由所述第三時鐘信號和所述第一時鐘信號交替地鐘控。

7.根據(jù)權(quán)利要求1所述的串行接口電路，其中所述第二反饋電路包括串聯(lián)連接的多個鎖存器，并且所述多個鎖存器由所述第四時鐘信號和所述第二時鐘信號交替地鐘控。

8.根據(jù)權(quán)利要求7所述的串行接口電路，其中所述第一反饋電路的所述多個鎖存器被交替地配置成以相應(yīng)的權(quán)重將所述第一求和數(shù)據(jù)反饋到所述第一求和節(jié)點，并且以相應(yīng)的權(quán)重將所述第一求和數(shù)據(jù)反饋到所述第二節(jié)點。