[發(fā)明專利]雙通道DDR動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的減少的糾錯(cuò)碼

在審

• 申請(qǐng)?zhí)枺?/td>: 202110491746.7
• 申請(qǐng)日: 2021-05-06
• 公開（公告）號(hào): CN113611351A
• 公開（公告）日: 2021-11-05
• 發(fā)明（設(shè)計(jì)）人: 納爾辛·克里希納·維賈伊拉奧;克里斯蒂安·馬庫斯·彼得森
• 申請(qǐng)（專利權(quán)）人: 臉譜公司
• 主分類號(hào): G11C29/42
• 分類號(hào): G11C29/42;G06F11/10
• 代理公司: 北京安信方達(dá)知識(shí)產(chǎn)權(quán)代理有限公司 11262
• 代理人: 周靖;楊明釗

本申請(qǐng)涉及雙通道DDR動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的減少的糾錯(cuò)碼。接收第一組64字節(jié)數(shù)據(jù)和第二組64字節(jié)數(shù)據(jù)。為第一組64字節(jié)數(shù)據(jù)計(jì)算第一組八個(gè)糾錯(cuò)碼(ECC)字節(jié)，并為第二組64字節(jié)數(shù)據(jù)計(jì)算第二組八個(gè)ECC字節(jié)。在單個(gè)突發(fā)中通過第5代雙數(shù)據(jù)速率(DDR5)雙通道，第一組64字節(jié)數(shù)據(jù)、第二組64字節(jié)數(shù)據(jù)、第一組八個(gè)ECC字節(jié)和第二組八個(gè)ECC字節(jié)被發(fā)送到一個(gè)或更多個(gè)DDR5同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)模塊，其中DDR5雙通道包括第一數(shù)據(jù)通道和第二數(shù)據(jù)通道，并且其中第一數(shù)據(jù)通道和第二數(shù)據(jù)通道由相同的時(shí)鐘信號(hào)驅(qū)動(dòng)。

其他申請(qǐng)的交叉引用

本申請(qǐng)要求2020年5月4日提交的標(biāo)題為“REDUCED ERROR CORRECTION CODE FORDUAL CHANNEL DDR DYNAMIC RANDOM-ACCESS MEMORY”的美國臨時(shí)專利申請(qǐng)第63/019,697號(hào)和2020年7月24日提交的美國非臨時(shí)專利申請(qǐng)第16/938,865號(hào)的優(yōu)先權(quán)，出于所有目的，這些申請(qǐng)通過引用并入本文。

發(fā)明背景

糾錯(cuò)碼(error-correcting code，ECC)用于控制不可靠或有噪聲的通信通道上的數(shù)據(jù)錯(cuò)誤。發(fā)送方可以用ECC形式的冗余信息來編碼消息。冗余允許接收方檢測(cè)可能出現(xiàn)在消息中任何地方的有限數(shù)量的錯(cuò)誤，并且通常無需重傳就能糾正這些錯(cuò)誤。術(shù)語ECC涵蓋任何類型的ECC，包括區(qū)塊碼(block code)、卷積碼等。ECC可用于保護(hù)存儲(chǔ)在存儲(chǔ)器設(shè)備中的數(shù)據(jù)。

附圖簡(jiǎn)述

在以下詳細(xì)描述和附圖中公開了本發(fā)明的各種實(shí)施例。

圖1示出了其中存儲(chǔ)器控制器104被用于訪問DRAM組(group of DRAMs)108的框圖。

圖2示出了DDR4通道的實(shí)施例。

圖3示出了傳統(tǒng)DDR5通道的實(shí)施例。

圖4示出了其中使用傳統(tǒng)DDR5通道訪問DDR5 SDRAM存儲(chǔ)器的實(shí)施例。

圖5示出了傳統(tǒng)DDR5存儲(chǔ)器控制器404的實(shí)施例。

圖6示出了其中使用改進(jìn)的DDR5通道訪問DDR5 SDRAM存儲(chǔ)器的實(shí)施例。

圖7示出了改進(jìn)的DDR5存儲(chǔ)器控制器605的實(shí)施例。

圖8示出了通過存儲(chǔ)器控制器向一個(gè)或更多個(gè)第5代雙數(shù)據(jù)速率(DDR5)同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)模塊發(fā)送數(shù)據(jù)的過程800的實(shí)施例。

圖9示出了改進(jìn)的DDR5雙通道的實(shí)施例。

圖10示出了改進(jìn)的DDR5雙通道的另一個(gè)實(shí)施例。

詳細(xì)描述

本發(fā)明可以以多種方式實(shí)現(xiàn)，包括作為過程、裝置、系統(tǒng)、物質(zhì)的組合、體現(xiàn)在計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)上的計(jì)算機(jī)程序產(chǎn)品、和/或處理器，例如被配置為執(zhí)行存儲(chǔ)在耦合到處理器的存儲(chǔ)器上和/或由該存儲(chǔ)器提供的指令的處理器。在本說明書中，這些實(shí)現(xiàn)或者本發(fā)明可以采取的任何其他形式可以被稱為技術(shù)。通常，在本發(fā)明的范圍內(nèi)，可以改變所公開的過程的步驟順序。除非另有說明，否則被描述為被配置為執(zhí)行任務(wù)的諸如處理器或存儲(chǔ)器的組件可以被實(shí)現(xiàn)為被臨時(shí)配置為在給定時(shí)間執(zhí)行任務(wù)的通用組件或被制造為執(zhí)行任務(wù)的特定組件。如本文所使用的，術(shù)語“處理器”指的是被配置成處理數(shù)據(jù)(例如計(jì)算機(jī)程序指令)的一個(gè)或更多個(gè)設(shè)備、電路和/或處理核心。