[發(fā)明專利]用于執(zhí)行指令以轉換成16位浮點格式的系統(tǒng)和方法

在審

• 申請?zhí)枺?/td>: 202110484218.9
• 申請日: 2019-10-30
• 公開（公告）號: CN113076139A
• 公開（公告）日: 2021-07-06
• 發(fā)明（設計）人: 亞力山大·F·海涅克;羅伯特·瓦倫泰恩;馬克·J·查尼;拉阿南·薩德;梅納赫姆·阿德爾曼;澤夫·斯帕波;阿米特·格拉德斯坦;西蒙·魯巴諾維奇
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 北京東方億思知識產(chǎn)權代理有限責任公司 11258
• 代理人: 桑敏

1.一種處理器，包括：

解碼單元，所述解碼單元用于對格式轉換指令進行解碼，所述格式轉換指令用于指示第一源操作對象的位置、第二源操作對象的位置、目標寄存器、寫入掩碼寄存器和掩蔽類型，所述第一源操作對象包括第一多個32位單精度浮點數(shù)據(jù)元素，所述第二源操作對象包括第二多個32位單精度浮點數(shù)據(jù)元素，所述寫入掩碼寄存器用于存儲多個掩碼位，每個掩碼位對應于所述目標寄存器中的數(shù)據(jù)元素位置，所述掩蔽類型為歸零掩蔽或合并掩蔽；以及

執(zhí)行單元，所述執(zhí)行單元耦合到所述解碼單元，所述執(zhí)行單元用于執(zhí)行經(jīng)解碼的格式轉換指令，以執(zhí)行以下操作：

針對第一類型的所述第一多個32位單精度浮點數(shù)據(jù)元素中的每一個，使用舍入到最近偶數(shù)的舍入行為將所述32位單精度浮點數(shù)據(jù)元素轉換為16位浮點數(shù)據(jù)元素，并且如果所述多個掩碼位中對應于所述數(shù)據(jù)元素位置的掩碼位被設置，則將結果數(shù)據(jù)元素存儲在所述目標寄存器中的結果的前半部分中的相應的數(shù)據(jù)元素位置中，否則在所述數(shù)據(jù)元素位置中存儲經(jīng)掩蔽的數(shù)據(jù)元素，并且

針對第一類型的所述第二多個32位單精度浮點數(shù)據(jù)元素中的每一個，使用舍入到最近偶數(shù)的舍入行為將所述32位單精度浮點數(shù)據(jù)元素轉換為16位浮點數(shù)據(jù)元素，并且如果所述多個掩碼位中對應于所述數(shù)據(jù)元素位置的掩碼位被設置，則將結果數(shù)據(jù)元素存儲在所述目標寄存器中的結果的后半部分中的相應的數(shù)據(jù)元素位置中，否則在所述數(shù)據(jù)元素位置中存儲經(jīng)掩蔽的數(shù)據(jù)元素，存儲在所述目標寄存器中的所述結果數(shù)據(jù)元素具有包括一個符號位、八個指數(shù)位和七個顯式尾數(shù)位的格式，如果所述掩蔽類型是歸零掩蔽，則經(jīng)掩蔽的數(shù)據(jù)元素為零值，并且如果所述掩蔽類型是合并掩蔽，則經(jīng)掩蔽的數(shù)據(jù)元素為保留值，其中，所述第一類型是正常數(shù)字。

2.根據(jù)權利要求1所述的處理器，其中，所述格式是BF16格式。

3.根據(jù)權利要求1所述的處理器，其中，所述結果的前半部分是所述結果的低階半部分，并且所述結果的后半部分是所述結果的高階半部分。

4.根據(jù)權利要求1所述的處理器，其中，所述第一源操作對象的位置是寄存器位置或存儲器位置。

5.根據(jù)權利要求1所述的處理器，其中，所述第一源操作對象和所述第二源操作對象由相同數(shù)量的位組成，其中，所述相同數(shù)量的位是128、256或512位。

6.根據(jù)權利要求1所述的處理器，其中，所述第一多個32位單精度浮點數(shù)據(jù)元素和所述第二多個32位單精度浮點數(shù)據(jù)元素中的任何非正常數(shù)據(jù)元素被視為零值。

7.根據(jù)權利要求1所述的處理器，其中，使用所述舍入到最近偶數(shù)的舍入行為，而不考慮由控制寄存器指定的舍入行為。

8.根據(jù)權利要求1所述的處理器，其中，所述格式包括一個隱式尾數(shù)位。

9.根據(jù)權利要求1所述的處理器，其中，所述第一類型排除零。

10.根據(jù)權利要求1所述的處理器，其中，所述第一類型排除非正常值。

11.根據(jù)權利要求1所述的處理器，其中，所述第一類型排除無限。

12.根據(jù)權利要求1所述的處理器，其中，所述第一類型排除NaN。