[發明專利]半導體裝置和其制造方法

在審

• 申請號: 202110458341.3
• 申請日: 2021-04-27
• 公開（公告）號: CN113571488A
• 公開（公告）日: 2021-10-29
• 發明（設計）人: 顏尤龍;博恩·卡爾·艾皮特
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/482
• 分類號: H01L23/482;H01L23/485;H01L21/48
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蕭輔寬

本公開提供一種半導體裝置和其制造方法。所述半導體裝置包含襯底和金屬托架。所述襯底包含鄰近其表面安置的至少一個結合襯墊，且所述金屬托架鄰近所述結合襯墊安置。

技術領域

本公開涉及一種半導體裝置和其制造方法，且更確切地說，涉及一種可縮短電連接之間的距離的半導體裝置。

背景技術

現如今，正在逐步開發用于最小化半導體裝置的尺寸且同時增加所述裝置的電連接數目(即，更高I/O)的技術。因此，將需要提供一種具有更可靠電連接的半導體裝置，其中所述半導體裝置可正常工作或可實現所需性能且同時滿足小型化要求。

發明內容

在一方面中，一種半導體裝置包含襯底和金屬托架。所述襯底包含鄰近其表面安置的至少一個結合襯墊，且所述金屬托架鄰近所述結合襯墊安置。

在一方面中，一種半導體裝置包含襯底和金屬元件。所述襯底包含鄰近其表面安置的至少一個結合襯墊。所述金屬元件鄰近所述結合襯墊安置，且適合于安裝鄰近第二襯底的表面安置的金屬托架。

在一方面中，一種制造半導體裝置的方法包含：將絕緣層安置在載體上；將至少兩個金屬托架材料安置在所述絕緣層上，其中所述兩個金屬托架材料彼此間隔一距離；將所述兩個金屬托架材料與鄰近襯底的表面安置的結合襯墊對準；以及將所述兩個金屬托架材料結合到所述結合襯墊。

附圖說明

圖1說明根據本公開的一些實施例的半導體裝置的橫截面圖。

圖2說明根據本公開的一些實施例的半導體裝置的橫截面圖。

圖3說明根據本公開的一些實施例的半導體裝置的橫截面圖。

圖4說明根據本公開的一些實施例的半導體裝置的橫截面圖。

圖5A、圖5B、圖5C、圖5D、圖5E、圖5F、圖5G和圖5H說明制造例如圖2的半導體裝置等半導體裝置的方法。

圖6A、圖6B、圖6C、圖6D、圖6E、圖6F、圖6G和圖6H說明制造例如圖3的半導體裝置等半導體裝置的方法。

圖7A、圖7B、圖7C、圖7D、圖7E、圖7F、圖7G和圖7H說明制造例如圖4的半導體裝置等半導體裝置的方法。

具體實施方式

除非另外規定，否則例如“頂部”和“底部”等空間描述是相對于圖式中所展示的定向加以指示。應理解，本文中所使用的空間描述僅是出于說明的目的，且本文中所描述的結構的實際實施方案可以任何定向或方式在空間上布置，其限制條件為本公開的實施例的優點不因此布置而有偏差。

在一些實施例中，本公開提供一種半導體裝置，其包含襯底和金屬托架。所述襯底包含鄰近其表面安置的至少一個結合襯墊，且所述金屬托架鄰近所述結合襯墊安置。所述金屬托架以在不損害穩定電連接的情況且可獲得較高電連接數目(即，較高I/O)的方式配置。

圖1說明根據本公開的一些實施例的半導體裝置的橫截面圖。圖1的半導體裝置100包含第一襯底101和焊接凸點105。

第一襯底101具有第一頂面101a和與第一頂面101a相對的第二底面101b。第一襯底101可以是裸片、芯片、封裝、插入件、印刷電路板或其組合。在一些實施例中，第一襯底101為印刷電路板。在一些實施例中，第一襯底101為裸片。第一襯底101可包含至少一個第一結合襯墊103。第一結合襯墊103可鄰近第一襯底101的第一頂面101a安置。在一些實施例中，第一結合襯墊103安置在第一襯底101的第一頂面101a上(例如，與所述第一頂面物理接觸或嵌入在所述第一頂面中且由所述第一頂面暴露)。第一結合襯墊103可例如為跡線的接觸襯墊或為球形襯墊。在一些實施例中，第一結合襯墊103為球形襯墊。