[發明專利]半導體裝置與其制造方法

在審

• 申請號: 202110457684.8
• 申請日: 2021-04-27
• 公開（公告）號: CN113314612A
• 公開（公告）日: 2021-08-27
• 發明（設計）人: 黃玉蓮;許哲銘;傅勁逢;林煥哲
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L23/48;H01L21/768;H01L21/336
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

本公開涉及半導體裝置與其制造方法。半導體裝置包括第一源極/漏極結構，耦接至沿著第一方向延伸的第一導體通道的末端。半導體裝置包括第二源極/漏極結構，耦接至沿著第一方向延伸的第二導體通道的末端。半導體裝置包括第一內連線結構，延伸穿過層間介電層并電性耦接至第一源極/漏極結構。半導體裝置包括第二內連線結構，延伸穿過層間介電層以電性耦接至第二源極/漏極結構。半導體裝置包括第一隔離結構，位于第一源極/漏極結構與第二源極/漏極結構之間，并延伸至層間介電層中。

技術領域

本公開實施例涉及半導體裝置，更特別涉及晶體管裝置所用的內連線結構。

背景技術

半導體集成電路產業已經歷指數成長。集成電路材料與設計的技術進展，使每一代的集成電路比前一代具有更小且更復雜的電路。在集成電路演進中，功能密度(如單位芯片面積的內連線裝置數目)通常隨著幾何尺寸(比如采用的制作制程所能產生的最小構件或線路)縮小而增加。尺寸縮小的制程通常有利于增加產能并降低相關成本。尺寸縮小亦增加集成電路結構(如三維晶體管)與制程的復雜度。為實現這些進展，集成電路的處理與制造需要類似發展。舉例來說，當裝置尺寸持續縮小，場效晶體管的裝置效能(如與多種缺陷相關的裝置效能劣化)與制作成本面臨更多挑戰。雖然解決這些挑戰的方法通常適用，但無法完全符合所有方面的需求。

發明內容

本公開一實施例公開半導體裝置。半導體裝置包括第一源極/漏極結構，耦接至沿著第一方向延伸的第一導體通道的末端。半導體裝置包括第二源極/漏極結構，耦接至沿著第一方向延伸的第二導體通道的末端。半導體裝置包括第一內連線結構，延伸穿過層間介電層并電性耦接至第一源極/漏極結構。半導體裝置包括第二內連線結構，延伸穿過層間介電層以電性耦接至第二源極/漏極結構。半導體裝置包括第一隔離結構，位于第一源極/漏極結構與第二源極/漏極結構之間，并延伸至層間介電層中。

本公開另一實施例公開制造半導體裝置的方法。方法包括形成第一溝槽以至少部分地延伸穿過覆蓋第一源極/漏極結構與第二源極/漏極結構的層間介電層。第一溝槽位于第一源極/漏極結構與第二源極/漏極結構之間。方法包括將介電材料填入第一溝槽，以形成第一隔離結構。方法包括形成第一內連線結構與第二內連線結構以分別電性耦接至第一源極/漏極結構與第二源極/漏極結構。第一隔離結構使第一內連線結構與第二內連線結構彼此電性隔離。

本公開又一實施例公開半導體裝置的制造方法。方法包括形成介電隔離結構以延伸穿過覆蓋第一源極/漏極結構與第二源極/漏極結構的層間介電層。介電隔離結構位于第一源極/漏極結構與第二源極/漏極結構之間。方法包括以抗蝕刻材料覆蓋介電隔離結構的上表面。方法包括蝕刻層間介電層以形成多個接點孔而分別露出第一源極/漏極結構與第二源極/漏極結構，并以抗蝕刻材料保護介電隔離結構。方法包括將金屬材料填入接點孔，以分別形成電性耦接至第一源極/漏極結構與第二源極/漏極結構的第一內連線結構與第二內連線結構。介電隔離結構使第一內連線結構與第二內連線結構彼此電性隔離。

附圖說明

圖1是一些實施例中，鰭狀場效晶體管裝置的透視圖。

圖2是一些實施例中，晶體管裝置所用的內連線結構的制造方法的流程圖。

圖3A、圖3B、圖4A、圖4B、圖5A、圖5B、圖5C、圖5D、圖6A、圖6B、圖6C、圖6D、圖7A、圖7B、圖7C、圖7D、圖8A、圖8B、圖8C、圖8D、圖9A、圖9B、圖9C、圖9D、圖10A、圖10B、圖10C、及圖10D是一些實施例中，以圖2的方法制造的鰭狀場效晶體管裝置在多種制作階段時的剖視圖。

圖8E是一些實施例中，對應圖8A至圖8D的鰭狀場效晶體管的上視圖。

圖11是一些實施例中，晶體管裝置所用的內連線結構的制造方法的流程圖。

圖12A、圖12B、圖13A、圖13B、圖14A、圖14B、圖15A、圖15B、圖16A、及圖16B是一些實施例中，以圖11的方法制造的鰭狀場效晶體管裝置在多種制作階段時的剖視圖。