[發明專利]硅通孔陣列

有效

• 申請號: 202110450323.0
• 申請日: 2021-04-25
• 公開（公告）號: CN113192928B
• 公開（公告）日: 2023-02-03
• 發明（設計）人: 張衛;劉子玉;蔣涵;陳琳;孫清清
• 申請（專利權）人: 復旦大學
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L23/552
• 代理公司: 北京英創嘉友知識產權代理事務所(普通合伙) 11447
• 代理人: 曹寒梅

本公開涉及一種硅通孔陣列，屬于半導體器件領域，能夠抑制信號的耦合，提高信號的完整性。一種硅通孔陣列，該硅通孔陣列包括信號硅通孔和屏蔽接地硅通孔，其中，所述信號硅通孔和所述屏蔽接地硅通孔交錯排布成正N邊形，N≥5。

技術領域

本公開涉及半導體器件領域，具體地，涉及一種硅通孔陣列。

背景技術

隨著三維集成的發展，信號通過硅通孔(Through Silicon Via，TSV)陣列進行傳播，在有限的硅面積上往往會放置上千個TSV。隨著信號頻率的增加，信號的耦合會愈發嚴重，嚴重影響了信號的完整性。目前，降低TSV信號耦合的方法通常是在信號TSV旁放置屏蔽接地TSV，利用屏蔽接地TSV的優勢來降低信號耦合。然而，如何更有效地抑制信號的耦合、提高信號的完整性，是亟待解決的技術問題。

發明內容

本公開的目的是提供一種硅通孔陣列，能夠抑制信號的耦合，提高信號的完整性。

根據本公開的第一實施例，提供一種硅通孔陣列，該硅通孔陣列包括信號硅通孔和屏蔽接地硅通孔，其中，所述信號硅通孔和所述屏蔽接地硅通孔交錯排布成正N邊形，N≥5。

可選地，所述信號硅通孔為差分信號硅通孔，而且所述屏蔽接地TSV被布置在兩對所述差分信號硅通孔之間。

可選地，一對所述差分信號硅通孔的中心距比一對單端信號硅通孔的中心距小。

可選地，所述一對單端信號硅通孔的中心距為至少40微米。

可選地，一對所述差分信號硅通孔的中心距為一對單端信號硅通孔的中心距的一半。

可選地，所述信號硅通孔和所述屏蔽接地硅通孔的深度為至少30微米。

可選地，所述N為8。

通過采用上述技術方案，由于信號硅通孔和屏蔽接地硅通孔交錯排布，而且采用了正N邊形排布(N≥5)，因此能夠有效地增加信號硅通孔之間的距離(也即，對于周圍環繞的信號硅通孔來說，其之間的距離相較于傳統的網格排布而言會更大)，而信號距離是影響耦合干擾的重要因素，信號距離越大，TSV耦合越小，因此能夠有效地抑制信號的耦合，提高信號的完整性。

本公開的其他特征和優點將在隨后的具體實施方式部分予以詳細說明。

附圖說明

附圖是用來提供對本公開的進一步理解，并且構成說明書的一部分，與下面的具體實施方式一起用于解釋本公開，但并不構成對本公開的限制。在附圖中：

圖1是根據本公開一種實施例的硅通孔陣列的示意圖。

圖2示出了根據本公開實施例的交錯排布的示意圖。

圖3示出了根據現有技術的并列排布的示意圖。

圖4是根據本公開一種實施例的硅通孔陣列的又一示意圖。

圖5示出了根據現有技術的網格差分交錯排布的示意圖。

具體實施方式

以下結合附圖對本公開的具體實施方式進行詳細說明。應當理解的是，此處所描述的具體實施方式僅用于說明和解釋本公開，并不用于限制本公開。

圖1是根據本公開一種實施例的硅通孔陣列的示意圖。如圖1所示，該硅通孔陣列包括信號硅通孔S和屏蔽接地硅通孔G，其中，信號硅通孔和屏蔽接地硅通孔交錯排布成正N邊形，N≥5，例如可以為正八邊形。

圖1中示意性地示出了6個信號硅通孔S1-S6，但是本領域技術人員應當理解的是，圖1僅是示意，不構成對本公開的限制。圖2示出了根據本公開實施例的交錯排布的示意圖，以及圖3示出了根據現有技術的并列排布的示意圖。